欢迎访问ic37.com |
会员登录 免费注册
发布采购

PCS5I9658G-32-LR 参数 Datasheet PDF下载

PCS5I9658G-32-LR图片预览
型号: PCS5I9658G-32-LR
PDF下载: 下载PDF文件 查看货源
内容描述: 3.3V LVCMOS 1:10 PLL时钟发生器 [3.3V 1:10 LVCMOS PLL Clock Generator]
分类和应用: 时钟发生器
文件页数/大小: 15 页 / 607 K
品牌: PULSECORE [ PulseCore Semiconductor ]
 浏览型号PCS5I9658G-32-LR的Datasheet PDF文件第6页浏览型号PCS5I9658G-32-LR的Datasheet PDF文件第7页浏览型号PCS5I9658G-32-LR的Datasheet PDF文件第8页浏览型号PCS5I9658G-32-LR的Datasheet PDF文件第9页浏览型号PCS5I9658G-32-LR的Datasheet PDF文件第11页浏览型号PCS5I9658G-32-LR的Datasheet PDF文件第12页浏览型号PCS5I9658G-32-LR的Datasheet PDF文件第13页浏览型号PCS5I9658G-32-LR的Datasheet PDF文件第14页  
November 2006  
rev 0.3  
PCS5I9658  
Z0=50Ω  
Z0=50Ω  
Differential  
Pulse Generator  
Z=50Ω  
RT=50Ω  
RT=50Ω  
VTT  
VTT  
Figure 9. PCLK PCS5I958 AC test reference  
VCC  
VCC ÷2  
GND  
VCC  
VCC ÷2  
GND  
tSK(O)  
The pin-to-pin skew is defined as the worst case  
difference in propagation delay between any similar  
delay path within a single device  
Figure 10. Output–to–Output Skew t
SK(O)  
PCLK  
PCLK  
VPP = 0.8V  
VCMR  
=
VCC – 1.3V  
VCC  
VCC ÷2  
GND  
FB_IN  
t(PD)  
Figure 11. Propagation Delay (t(PD)). Static phase offset  
test reference  
3.3V 1:10 LVCMOS PLL Clock Generator  
10 of 15  
Notice: The information in this document is subject to change without notice.