欢迎访问ic37.com |
会员登录 免费注册
发布采购

SPD6722QCCE 参数 Datasheet PDF下载

SPD6722QCCE图片预览
型号: SPD6722QCCE
PDF下载: 下载PDF文件 查看货源
内容描述: ISA到PC卡( PCMCIA )控制器 [ISA-to-PC-Card (PCMCIA) Controllers]
分类和应用: 总线控制器微控制器和处理器PC
文件页数/大小: 138 页 / 837 K
品牌: INTEL [ INTEL ]
 浏览型号SPD6722QCCE的Datasheet PDF文件第104页浏览型号SPD6722QCCE的Datasheet PDF文件第105页浏览型号SPD6722QCCE的Datasheet PDF文件第106页浏览型号SPD6722QCCE的Datasheet PDF文件第107页浏览型号SPD6722QCCE的Datasheet PDF文件第109页浏览型号SPD6722QCCE的Datasheet PDF文件第110页浏览型号SPD6722QCCE的Datasheet PDF文件第111页浏览型号SPD6722QCCE的Datasheet PDF文件第112页  
PD6710/22 ISA-to-PC-Card (PCMCIA) Controllers  
Figure 20. Pulse Mode Interrupt Timing  
High-Z  
High-Z  
IRQ[XX]  
t
t
1
1
High-Z = high impedance  
NOTE: Each time indicated is 2 clock periods of the CLK input to the PD67XX, independent of setting of the  
Bypass Frequency Synthesizer bit.  
16.4.3  
General-Purpose Strobe Timing (PD6722 only)  
Table 29. General-Purpose Strobe Timing  
Symbol  
Parameter  
MIN  
MAX  
Units  
t
t
GPSTB delay after IOR* or IOW* active  
GPSTB delay after IOR* or IOW* inactive  
40  
40  
ns  
ns  
1
2
Figure 21. General-Purpose Strobe Timing  
t2  
t1  
IOR*, IOW*  
GPSTB  
16.4.4  
Input Clock Specification  
Table 30. Input Clock Specification (Sheet 1 of 2)  
Symbol  
Parameter  
MIN  
MAX  
Units  
Conditions  
t
t
t
t
CLK pin input rise time  
CLK pin input fall time  
CLK input low period  
CLK input high period  
1
1
7
7
ns  
ns  
ns  
ns  
1
2
3
4
0.4 T  
0.6 T  
CLKP  
CLKP  
CLKP  
CLKP  
0.4 T  
0.6 T  
Center voltage at which period  
specified  
V
0.5 V  
0.5 V  
DD  
V
center  
DD  
108  
Datasheet  
 
 
 复制成功!