欢迎访问ic37.com |
会员登录 免费注册
发布采购

10M08SCU169I7G 参数 Datasheet PDF下载

10M08SCU169I7G图片预览
型号: 10M08SCU169I7G
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 8000-Cell, CMOS, PBGA169, 11 X 11 MM, 0.80 MM PITCH, ROHS COMPLIANT, UBGA-169]
分类和应用: 可编程逻辑
文件页数/大小: 68 页 / 976 K
品牌: INTEL [ INTEL ]
 浏览型号10M08SCU169I7G的Datasheet PDF文件第40页浏览型号10M08SCU169I7G的Datasheet PDF文件第41页浏览型号10M08SCU169I7G的Datasheet PDF文件第42页浏览型号10M08SCU169I7G的Datasheet PDF文件第43页浏览型号10M08SCU169I7G的Datasheet PDF文件第45页浏览型号10M08SCU169I7G的Datasheet PDF文件第46页浏览型号10M08SCU169I7G的Datasheet PDF文件第47页浏览型号10M08SCU169I7G的Datasheet PDF文件第48页  
M10-DATASHEET  
2015.05.04  
44  
Single Supply Devices True LVDS Transmitter Timing Specifications  
–C7, –I7  
Typ  
–A7  
Typ  
–C8  
Typ  
Symbol  
Parameter  
Mode  
Unit  
Min  
Max  
1,000  
Min  
Max  
1,000  
Min  
Max  
1,000  
(59)  
tx Jitter  
Output jitter  
Rise time  
ps  
ps  
tRISE  
20 – 80%, CLOAD  
= 5 pF  
500  
500  
500  
tFALL  
tLOCK  
Fall time  
20 – 80%, CLOAD  
= 5 pF  
500  
1
500  
1
500  
1
ps  
Time required for  
the PLL to lock,  
after CONF_DONE  
signal goes high,  
indicating the  
completion of  
device  
ms  
configuration  
(59)  
TX jitter is the jitter induced from core noise and I/O switching noise.  
MAX 10 FPGA Device Datasheet  
Send Feedback  
Altera Corporation  
 复制成功!