IBM041811TLAB
IBM043611TLAB
32K x 36 & 64K x 18 SRAM
Preliminary
x36 BGA Pinout (Top View)
1
2
3
4
5
6
7
V
V
A
B
C
D
E
F
SA8
SA7
NC
NC
NC
SA4
NC
SA3
DDQ
DDQ
NC
NC
NC
NC
NC
NC
V
SA9
SA6
SA5
SA2
DD
ZQ
SS
G
V
SS
V
DQ23
DQ19
DQ18
DQ24
DQ20
DQ25
DQ22
DQ17
DQ11
DQ15
DQ10
DQ13
DQ12
DQ16
SS
V
SS
V
SS
V
V
SS
V
V
DDQ
SS
DDQ
G
H
J
DQ21
DQ26
SBWc
C*
SBWb
DQ14
DQ9
V
SS
V
C*
SS
V
V
DD
V
V
V
REF
V
V
DDQ
REF
DD
DD
DDQ
V
V
K
L
DQ27
DQ32
DQ31
DQ28
DQ33
DQ29
DQ35
SA14
NC
K
DQ4
DQ7
DQ2
DQ6
DQ0
SA10
NC
DQ8
DQ3
SS
SS
SBWd
K
SBWa
V
V
SS
V
V
M
N
P
R
T
SW
SA1
SA0
DDQ
SS
DDQ
V
SS
V
DQ34
DQ30
NC
DQ1
DQ5
NC
SS
V
SS
V
SS
V
M1*
SA13
TDI
M2*
SA11
TDO
DD
NC
SA12
TCK
ZZ
V
V
U
TMS
NC
DDQ
DDQ
Note: * M1 and M2 are read protocol mode pins. For this application, M1 and M2 must be connected to V and V , respec-
SS
DD
tively. C-clocks must be left floating for all single-clock read protocols.
x18 BGA Pinout (Top View)
1
2
3
4
5
6
7
V
V
A
B
C
D
E
F
SA8
NC
SA7
NC
NC
NC
SA4
NC
SA3
NC
DDQ
DDQ
NC
NC
NC
V
SA9
NC
SA6
SA5
SA2
DQ8
NC
NC
DD
ZQ
SS
G
V
SS
V
DQ9
NC
NC
SS
V
SS
V
DQ10
NC
DQ7
SS
V
DDQ
V
SS
V
V
DQ6
NC
SS
DDQ
DQ5
NC
G
H
J
NC
DQ11
NC
SBWb
C*
C*
NC
V
SS
V
DQ12
DQ4
SS
V
DDQ
V
DD
V
V
V
V
V
REF
DD
K
REF
DD
DDQ
DQ3
NC
V
SS
V
SS
K
L
NC
DQ13
NC
NC
DQ2
NC
DQ14
NC
K
SBWa
V
V
SS
V
V
M
N
P
R
T
DQ15
NC
SW
SA1
SA0
DDQ
SS
DDQ
V
SS
V
DQ16
NC
DQ1
NC
NC
SS
V
SS
V
DQ17
SA15
SA13
TMS
DQ0
NC
SS
V
NC
M1
SA14
TDI
M2
SA11
SA10
NC
DD
NC
NC
SA12
TDO
ZZ
V
DDQ
V
DDQ
U
TCK
Note: * M1 and M2 are read protocol mode pins. For this application, M1 and M2 must be connected to V and V respec-
SS
DD
tively. C-clocks must be left floating for all single-clock read protocols.
©IBM Corporation. All rights reserved.
Use is further subject to the provisions at the end of this document.
77H9965.T5
10/98
Page 2 of 22
IBM [ IBM ]
