AT45DB011B
内存架构图
部门架构
0扇区= 2112字节（ 2K + 64 ）
扇区0
座建筑
块0
1座
BLOCK 2
3座
部门1
块0
8页
页面架构
第0页
第1页
第6页
第7页
第8页
29座
BLOCK 30
31座
BLOCK 32
BLOCK 33
34座
1座
第9页
1扇区= 65472字节（ 62K + 1984）
第14页
第15页
第16页
2区
第17页
第18页
部门2 = 67,584字节（ 64K + 2K ）
61座
BLOCK 62
BLOCK 63
块= 2112个字节
(2K + 64)
509页
510页
511页
页= 264个字节
(256 + 8)
设备
手术
该设备的操作是通过来自主处理器的指令控制。指令列表
tions和它们相关联的操作码是通过4 （第11和12）中包含的表1 。一
有效的指令开始， CS的后跟适当的8位操作码的下降沿
所需的缓冲器或主存储器地址位置。当CS引脚为低电平，触发SCK信号
引脚控制操作码的加载和期望的缓冲器或主存储器地址位置
通过SI（串行输入）引脚。所有的指令，地址和数据传送与
最显著位（ MSB）开始。
寻址缓冲区中引用的数据表中使用的术语BFA8 - BFA0表示
所需要的9个地址位到缓冲器内指定一个字节地址。主存储器
针对正在使用的术语引用PA8 - PA0和BA8 - BA0 ，其中PA8 - PA0
表示需要指定一个网页地址，并BA8 - BA0表示的10位地址
所需的9位地址的页面中指定一个字节的地址。
读取命令
通过指定适当的操作码，数据可以从主存储器或从读取
数据缓冲。该数据闪存支持两种类型的阅读模式，相对于SCK显
宇空。模式之间的差异是在相对于SCK信号的无效状态
以及哪一个时钟周期的数据将开始被输出。两个类别，它们是的COM
珍贵的四种模式总被定义为无效时钟极性低或无效时钟极性
高和SPI模式0和SPI模式3.独立操作码（参考表1第11页上的
完整的列表） ，用于选择哪一个类别将用于读取。请参阅
本数据表“详细的位级读时序”图上的时钟周期的详细信息
序列的每个模式。
3
1984H–DFLSH–10/04
ATMEL [ ATMEL CORPORATION ]
