[AK4679]
ts
tSYNCH(tBICK ≤ tSYNCH ≤ ts-tBICK)
SYNC1, 2, 3
BCK1, 2, 3
1st channel
2nd channel
(16bit Linear)
SDOUTx
D15 D14 D13 D12 D11 D2 D1 D0 D15 D14 D13 D12 D11 D2 D1 D0
D15 D14 D13
D15 D14 D13
D7 D6 D5
D7 D6 D5
Don’t Care
SDINx
D14 D13
D2 D1 D0 D15 D14 D13
2nd channel
D2 D1 D0
D15
Don’t Care
1st channel
(8bit A-Law/μ-Law)
D7 D6 D5 D0 D7 D6 D5 D0
SDOUTx
Don’t Care
SDINx
D7 D6 D5 D0 D7 D6 D5 D0
Don’t Care
(x =1~4)
Figure 112. PCM Long Frame Falling-edge (LAW bit = “00”, DIFD bits = “01”, BCKPD bit = “0”)
ts
tSYNCH(tBICK ≤ tSYNCH ≤ ts-tBICK)
SYNC1, 2, 3
BCLK1, 2, 3
1st channel
2nd channel
(16bit Linear)
SDOUTx
D15 D14 D13 D12 D11 D2 D1 D0 D15 D14 D13 D12 D11 D2 D1 D0
D15 D14 D13
D15 D14 D13
D7 D6 D5
D7 D6 D5
Don’t Care
SDINx
D15 D14 D13 D12 D11 D2 D1 D0 D15 D14 D13 D12 D11 D2 D1 D0
Don’t Care
1st channel
2nd channel
(8bit A-Law/μ-Law)
D7 D6 D5 D0 D7 D6 D5 D0
SDOUTx
Don’t Care
SDINx
D7 D6 D5 D0 D7 D6 D5 D0
Don’t Care
(x =1~4)
Figure 113. PCM Long Frame Rising-edge (LAW bit = “00”, DIFD bits = “01”, BCKPD bit = “1”)
MS1402-E-06
2013/02
- 138 -
AKM [ ASAHI KASEI MICROSYSTEMS ]
