[AK4679]
SYNC1, 2, 3
BCLK1, 2, 3
1st channel
D15 D14 D13 D12 D11 D2 D1 D0 D15 D14 D13 D4 D3 D2 D1 D0
1st channel
2nd channel
(16bit Linear)
SDOUTx
D15 D14
2nd channel
Don’t Care
SDINx
D15 D14 D13
D2 D1 D0 D15 D14 D13 D4 D3 D2 D1 D0
Don’t Care D15 D14
D7 D6
(8bit A-Law/μ-Law) 1st channel
2nd channel
D0
SDOUTx
D7
D0 D7
1st channel
2nd channel
Don’t Care
SDINx
D7 D6 D5 D0 D7 D2 D1 D0
Don’t Care
D7 D6
(x =1~4)
Figure 110. PCM Short Frame Falling-edge (LAW bits = “00”, DIFD bits = “00”, BCKPD bit = “0”)
SYNC1, 2, 3
BCLK1, 2, 3
1st channel
D15 D14 D13 D12 D3 D2 D1 D0 D15 D14 D13 D4 D3 D2 D1 D0
1st channel
2nd channel
(16bit Linear)
SDOUTx
D15 D14
2nd channel
SDINx
Don’t Care D15 D14 D13 D12 D3 D2 D1 D0 D15 D14 D13 D4 D3 D2 D1 D0
1st channel
D15 D14
D7 D6
Don’t Care
(8bit A-Law/μ-Law)
2nd channel
SDOUTx
D7 D6 D5 D0 D7 D2 D1
D0
1st channel
2nd channel
SDINx
Don’t Care D7 D6 D5 D0 D7 D2 D1 D0
Don’t Care
D7 D6
(x =1~4)
Figure 111. PCM Short Frame Rising-edge (LAW bit = “00”, DIFD bits = “00”, BCKPD bit = “1”)
MS1402-E-06
2013/02
- 137 -
AKM [ ASAHI KASEI MICROSYSTEMS ]
