R
Pinout Descriptions
Table 24: FG320 Package Pinout (Continued)
FG320
Bank
0
XC3S500E Pin Name
XC3S1200E Pin Name
XC3S1600E Pin Name
Ball
C15
A15
B15
D12
C12
G10
F10
B9
Type
IP
IP
IP
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
GCLK
GCLK
INPUT
INPUT
INPUT
INPUT
VCCO
VCCO
VCCO
VCCO
VCCO
0
IP_L02N_0
IP_L02P_0
IP_L07N_0
IP_L07P_0
IP_L10N_0
IP_L10P_0
IP_L13N_0/GCLK9
IP_L13P_0/GCLK8
IP_L16N_0
IP_L16P_0
IP_L22N_0
IP_L22P_0
VCCO_0
IP_L02N_0
IP_L02P_0
IP_L07N_0
IP_L07P_0
IP_L10N_0
IP_L10P_0
IP_L13N_0/GCLK9
IP_L13P_0/GCLK8
IP_L16N_0
IP_L16P_0
IP_L22N_0
IP_L22P_0
VCCO_0
IP_L02N_0
IP_L02P_0
IP_L07N_0
IP_L07P_0
IP_L10N_0
IP_L10P_0
IP_L13N_0/GCLK9
IP_L13P_0/GCLK8
IP_L16N_0
IP_L16P_0
IP_L22N_0
IP_L22P_0
VCCO_0
0
0
0
0
0
0
0
B8
0
D8
0
C8
0
B5
0
A5
0
A9
0
VCCO_0
VCCO_0
VCCO_0
C6
0
VCCO_0
VCCO_0
VCCO_0
C13
G8
0
VCCO_0
VCCO_0
VCCO_0
0
VCCO_0
VCCO_0
VCCO_0
G11
P16
1
N.C. (ꢃ)
IO
IO
500E: N.C.
1200E: I/O
1600E: I/O
1
1
1
1
1
1
1
IO_L01N_1/A15
IO_L01P_1/A16
IO_L02N_1/A13
IO_L02P_1/A14
IO_L03N_1/VREF_1
IO_L03P_1
IO_L01N_1/A15
IO_L01P_1/A16
IO_L02N_1/A13
IO_L02P_1/A14
IO_L03N_1/VREF_1
IO_L03P_1
IO_L01N_1/A15
IO_L01P_1/A16
IO_L02N_1/A13
IO_L02P_1/A14
IO_L03N_1/VREF_1
IO_L03P_1
T17
U18
T18
R18
R16
R15
N14
DUAL
DUAL
DUAL
DUAL
VREF
I/O
N.C. (ꢃ)
IO_L04N_1
IO_L04N_1
500E: N.C.
1200E: I/O
1600E: INPUT
1
N.C. (ꢃ)
IO_L04P_1
IO_L04P_1
N15
500E: N.C.
1200E: I/O
1600E: INPUT
1
1
1
IO_L05N_1/VREF_1
IO_L05P_1
IO_L05N_1/VREF_1
IO_L05P_1
IO_L05N_1/VREF_1
IO_L05P_1
M13
M14
P18
VREF
I/O
IO_L06N_1
IO_L06N_1
IO_L06N_1
I/O
DS312-4 (v1.1) March 21, 2005
www.xilinx.com
41
Advance Product Specification
XILINX [ XILINX, INC ]
