R
Virtex-II Platform FPGAs: Pinout Information
Table 8: FG676/FGG676 BGA — XC2V1500, XC2V2000, and XC2V3000
Bank
Pin Description
IO_L19N_1
Pin Number No Connect in XC2V1500 No Connect in XC2V2000
1
1
1
1
1
1
1
1
1
1
1
1
1
1
E20
F20
B21
B22
A22
A23
C21
D21
C20
D20
A24
A25
B23
B24
IO_L19P_1
IO_L06N_1
IO_L06P_1
IO_L05N_1
IO_L05P_1
IO_L04N_1
IO_L04P_1/VREF_1
IO_L03N_1/VRP_1
IO_L03P_1/VRN_1
IO_L02N_1
IO_L02P_1
IO_L01N_1
IO_L01P_1
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
IO_L01N_2
IO_L01P_2
B26
C26
G20
H20
C25
D25
E23
E24
G21
G22
D26
E26
F23
F24
E25
F25
H22
H21
IO_L02N_2/VRP_2
IO_L02P_2/VRN_2
IO_L03N_2
IO_L03P_2/VREF_2
IO_L04N_2
IO_L04P_2
IO_L06N_2
IO_L06P_2
IO_L19N_2
IO_L19P_2
IO_L21N_2
IO_L21P_2/VREF_2
IO_L22N_2
IO_L22P_2
IO_L24N_2
IO_L24P_2
IO_L25N_2
G23
G24
F26
G26
NC
NC
NC
NC
IO_L25P_2
IO_L43N_2
IO_L43P_2
DS031-4 (v3.5) November 5, 2007
Product Specification
www.xilinx.com
Module 4 of 4
37
XILINX [ XILINX, INC ]
