R
Virtex-II Platform FPGAs: Pinout Information
Table 8: FG676/FGG676 BGA — XC2V1500, XC2V2000, and XC2V3000
Bank
0
Pin Description
IO_L67P_0
Pin Number No Connect in XC2V1500 No Connect in XC2V2000
C10
F10
G10
E10
D10
A10
A11
0
IO_L69N_0
0
IO_L69P_0/VREF_0
IO_L70N_0
0
0
IO_L70P_0
0
IO_L72N_0
0
IO_L72P_0
0
IO_L73N_0
F11
E11
G11
H11
D11
C11
B11
B12
G12
H12
F12
E12
D12
C12
G13
H13
F13
E13
D13
C13
NC
NC
NC
NC
NC
NC
NC
NC
0
IO_L73P_0
0
IO_L75N_0
0
IO_L75P_0/VREF_0
IO_L76N_0
0
0
IO_L76P_0
0
IO_L78N_0
0
IO_L78P_0
0
IO_L91N_0/VREF_0
IO_L91P_0
0
0
IO_L92N_0
0
IO_L92P_0
0
IO_L93N_0
0
IO_L93P_0
0
IO_L94N_0/VREF_0
IO_L94P_0
0
0
IO_L95N_0/GCLK7P
IO_L95P_0/GCLK6S
IO_L96N_0/GCLK5P
IO_L96P_0/GCLK4S
0
0
0
1
1
1
1
1
1
1
1
1
IO_L96N_1/GCLK3P
IO_L96P_1/GCLK2S
IO_L95N_1/GCLK1P
IO_L95P_1/GCLK0S
IO_L94N_1
H14
H15
G14
F14
E14
D14
A12
A13
A14
IO_L94P_1/VREF_1
IO_L93N_1
IO_L93P_1
IO_L92N_1
DS031-4 (v3.5) November 5, 2007
Product Specification
www.xilinx.com
Module 4 of 4
35
XILINX [ XILINX, INC ]
