欢迎访问ic37.com |
会员登录 免费注册
发布采购

AM3352BZCZD80 参数 Datasheet PDF下载

AM3352BZCZD80图片预览
型号: AM3352BZCZD80
PDF下载: 下载PDF文件 查看货源
内容描述: 的Sitara AM335x ARM Cortex-A8的微处理器(MPU ) [Sitara AM335x ARM Cortex-A8 Microprocessors (MPUs)]
分类和应用: 微控制器和处理器外围集成电路微处理器时钟
文件页数/大小: 236 页 / 2887 K
品牌: TI [ TEXAS INSTRUMENTS ]
 浏览型号AM3352BZCZD80的Datasheet PDF文件第115页浏览型号AM3352BZCZD80的Datasheet PDF文件第116页浏览型号AM3352BZCZD80的Datasheet PDF文件第117页浏览型号AM3352BZCZD80的Datasheet PDF文件第118页浏览型号AM3352BZCZD80的Datasheet PDF文件第120页浏览型号AM3352BZCZD80的Datasheet PDF文件第121页浏览型号AM3352BZCZD80的Datasheet PDF文件第122页浏览型号AM3352BZCZD80的Datasheet PDF文件第123页  
AM3359, AM3358, AM3357  
AM3356, AM3354, AM3352  
www.ti.com  
SPRS717F OCTOBER 2011REVISED APRIL 2013  
1
4
2
3
MDIO_CLK  
4
Figure 5-4. MDIO_CLK Timing  
Table 5-8. Switching Characteristics for MDIO_DATA  
(see Figure 5-5)  
NO.  
PARAMETER  
MIN  
TYP  
MAX  
UNIT  
1
td(MDC-MDIO)  
Delay time, MDC high to MDIO valid  
10  
390  
ns  
1
MDIO_CLK (Output)  
MDIO_DATA (Output)  
Figure 5-5. MDIO_DATA Timing - Output Mode  
5.5.1.2 Ethernet MAC and Switch MII Electrical Data and Timing  
Table 5-9. Timing Requirements for GMII[x]_RXCLK - MII Mode  
(see Figure 5-6)  
10 Mbps  
TYP  
100 Mbps  
TYP  
NO.  
UNIT  
MIN  
399.96  
140  
MAX  
400.04  
260  
MIN  
39.996  
14  
MAX  
40.004  
26  
1
2
3
4
tc(RX_CLK)  
tw(RX_CLKH)  
tw(RX_CLKL)  
tt(RX_CLK)  
Cycle time, RX_CLK  
ns  
ns  
ns  
ns  
Pulse Duration, RX_CLK high  
Pulse Duration, RX_CLK low  
Transition time, RX_CLK  
140  
260  
14  
26  
5
5
1
4
2
3
GMII[x]_RXCLK  
4
Figure 5-6. GMII[x]_RXCLK Timing - MII Mode  
Copyright © 2011–2013, Texas Instruments Incorporated  
Peripheral Information and Timings  
119  
Submit Documentation Feedback  
Product Folder Links: AM3359 AM3358 AM3357 AM3356 AM3354 AM3352  
 
 
 复制成功!