欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY2SSTU32866 参数 Datasheet PDF下载

CY2SSTU32866图片预览
型号: CY2SSTU32866
PDF下载: 下载PDF文件 查看货源
内容描述: 1.8V , 25位( 1 : 1 ) 14位( 1 : 2 ) JEDEC兼容的数据寄存器与校验 [1.8V, 25-bit (1:1) of 14-bit (1:2) JEDEC-Compliant Data Register with Parity]
分类和应用:
文件页数/大小: 24 页 / 236 K
品牌: SPECTRALINEAR [ SPECTRALINEAR INC ]
 浏览型号CY2SSTU32866的Datasheet PDF文件第16页浏览型号CY2SSTU32866的Datasheet PDF文件第17页浏览型号CY2SSTU32866的Datasheet PDF文件第18页浏览型号CY2SSTU32866的Datasheet PDF文件第19页浏览型号CY2SSTU32866的Datasheet PDF文件第20页浏览型号CY2SSTU32866的Datasheet PDF文件第21页浏览型号CY2SSTU32866的Datasheet PDF文件第22页浏览型号CY2SSTU32866的Datasheet PDF文件第24页  
CY2SSTU32866  
CK  
CK  
V
V
ICR  
V
ICR  
I(P-P)  
tPLH  
tPHL  
VTT  
VOH  
VOL  
VTT  
Output  
V
t
= V /2  
DD  
TT  
and t  
are the same as t  
PD  
PLH  
PHL  
V
= 600mV  
I(P-P)  
Figure 28. Partial-parity-out ; propagation delay times with respect to clock  
inputs  
LVCMOS  
RESET  
V
IH  
VDD/2  
INPUT  
V
IL  
tPHL  
VTT  
VOH  
VOL  
Output  
V
t
= V /2  
DD  
TT  
and t  
are the same as t  
PD  
PLH  
PHL  
V
V
= V  
+ 250mV (AC Voltage levels) for differential inputs. V = V for LVCMOS inputs.  
REF IH DD  
IH  
IL  
= V  
- 250mV ( AC voltage levels) for differential inputs. V = V for LVCMOS inputs  
DD  
REF  
IL  
Figure 29. Partial-parity-out ; propagation delay times with respect to clock inputs  
Rev 1.0,November 25, 2006  
Page 23 of 24  
 复制成功!