欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY2SSTU32866 参数 Datasheet PDF下载

CY2SSTU32866图片预览
型号: CY2SSTU32866
PDF下载: 下载PDF文件 查看货源
内容描述: 1.8V , 25位( 1 : 1 ) 14位( 1 : 2 ) JEDEC兼容的数据寄存器与校验 [1.8V, 25-bit (1:1) of 14-bit (1:2) JEDEC-Compliant Data Register with Parity]
分类和应用:
文件页数/大小: 24 页 / 236 K
品牌: SPECTRALINEAR [ SPECTRALINEAR INC ]
 浏览型号CY2SSTU32866的Datasheet PDF文件第16页浏览型号CY2SSTU32866的Datasheet PDF文件第17页浏览型号CY2SSTU32866的Datasheet PDF文件第18页浏览型号CY2SSTU32866的Datasheet PDF文件第19页浏览型号CY2SSTU32866的Datasheet PDF文件第20页浏览型号CY2SSTU32866的Datasheet PDF文件第21页浏览型号CY2SSTU32866的Datasheet PDF文件第23页浏览型号CY2SSTU32866的Datasheet PDF文件第24页  
CY2SSTU32866  
Figure 24. Open drain output - Low to High transition with respect to reset inputs  
Timing  
Inputs  
V
V
V
I(P-P)  
ICR  
ICR  
tPLH  
VCC  
VOL  
Output  
VCC/2  
Figure 25. Open drain output - High to Low transition with respect to clock inputs  
Timing  
Inputs  
V
I(P-P)  
V
V
ICR  
ICR  
tPLH  
VOH  
0V  
0.15V  
Output  
Figure 26. Open drain output - High to Low transition with respect to clock inputs  
DUT  
Test Point  
RL = 1K:  
OUT  
CL = 5pF  
C
includes probe and jig capacitance  
L
Figure 27. Partial-parity-out Load Circuit  
Rev 1.0,November 25, 2006  
Page 22 of 24  
 复制成功!