1.3
Pin Arrangement
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
NMI
A
B
C
D
E
F
MD1/TXD2
MD0/SCK
D63
D47
D32
D46
D48
D62
D49
D61
D33
D45
*
CA
MD2/RXD2
RD/
D34
D44
D50
D60
G
H
J
D51
D59
D35
D43
D52
D58
D36
D42
BGA256
(Top view)
D53
D37
K
L
D41
D57
D54
D56
D55
D31
D16
D30
D17
D29
D18
D28
D19
D27
D20
D26
D21
D25
D38
D40
M
N
P
R
T
D39
D15
D0
D14
D1
D13
/
D2
D12
/
RXD
D3
D11
U
V
W
Y
D4
D10
D5
D9
D6
VDDQ (IO)
VSSQ (IO)
VDD (internal)
VSS (internal)
NC
Note: Power must be supplied to the on-chip PLL power supply pins (VDD-PLL1, VDD-PLL2, VSS-PLL1, VSS-PLL2,
VDD-CPG, VSS-CPG, VDD-RTC, and VSS-RTC) regardless of whether or not the PLL circuits, crystal resonator,
and RTC are used.
* Hardware standby request (SH7750S and SH7750R). In the SH7750, pull up to 3.3 V.
Figure 1.2 Pin Arrangement (256-Pin BGA)
Rev. 6.0, 07/02, page 10 of 986
RENESAS [ RENESAS TECHNOLOGY CORP ]
