Table 8.3 Execution Cycles (cont)
Instruc-
tion
Execu-
tion
Lock
Functional
Issue
Category
No. Instruction
Group Rate Latency Pattern Stage Start Cycles
Data transfer 32
MOV.W
MOV.L
MOV.B
MOV.W
MOV.L
MOV.B
MOV.W
MOV.L
R0,@(disp,Rn)
Rm,@(disp,Rn)
Rm,@(R0,Rn)
Rm,@(R0,Rn)
Rm,@(R0,Rn)
LS
LS
LS
LS
LS
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
#2
#2
#2
#2
#2
#3
#3
#3
#12
#1
#10
#11
#11
#2
#1
#1
#1
#1
#1
#1
#1
#1
#1
#1
#1
#1
#1
#1
#1
#1
#1
—
—
—
—
—
—
—
—
MA
—
MA
MA
MA
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
4
—
—
—
—
—
—
—
—
3–7
—
1–2
1–5
1–5
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
instructions
33
1
34
1
35
1
36
1
37
R0,@(disp,GBR) LS
R0,@(disp,GBR) LS
R0,@(disp,GBR) LS
1
38
1
39
1
40
MOVCA.L R0,@Rn
LS
3–7
1
41
MOVT
OCBI
Rn
EX
LS
—
4
42
@Rn
@Rn
@Rn
@Rn
1–2
1–5
1–5
1
43
OCBP
OCBWB
PREF
LS
4
44
LS
4
45
LS
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
46
SWAP.B Rm,Rn
SWAP.W Rm,Rn
EX
EX
EX
EX
EX
EX
EX
MT
MT
MT
MT
MT
MT
MT
MT
MT
EX
1
47
48
1
XTRCT
ADD
Rm,Rn
Rm,Rn
#imm,Rn
Rm,Rn
Rm,Rn
1
Fixed-point 49
1
arithmetic
instructions
50
ADD
1
51
52
53
54
55
56
57
58
59
60
61
62
ADDC
ADDV
1
1
CMP/EQ #imm,R0
CMP/EQ Rm,Rn
CMP/GE Rm,Rn
CMP/GT Rm,Rn
1
1
1
1
CMP/HI
Rm,Rn
1
CMP/HS Rm,Rn
1
CMP/PL
CMP/PZ
Rn
Rn
1
1
CMP/STR Rm,Rn
DIV0S Rm,Rn
1
1
Rev. 6.0, 07/02, page 212 of 986