欢迎访问ic37.com |
会员登录 免费注册
发布采购

HYB18T512400BF-5 参数 Datasheet PDF下载

HYB18T512400BF-5图片预览
型号: HYB18T512400BF-5
PDF下载: 下载PDF文件 查看货源
内容描述: 512兆位双数据速率 - 双SDRAM的 [512-Mbit Double-Data-Rate-Two SDRAM]
分类和应用: 内存集成电路动态存储器双倍数据速率
文件页数/大小: 57 页 / 2915 K
品牌: QIMONDA [ QIMONDA AG ]
 浏览型号HYB18T512400BF-5的Datasheet PDF文件第17页浏览型号HYB18T512400BF-5的Datasheet PDF文件第18页浏览型号HYB18T512400BF-5的Datasheet PDF文件第19页浏览型号HYB18T512400BF-5的Datasheet PDF文件第20页浏览型号HYB18T512400BF-5的Datasheet PDF文件第22页浏览型号HYB18T512400BF-5的Datasheet PDF文件第23页浏览型号HYB18T512400BF-5的Datasheet PDF文件第24页浏览型号HYB18T512400BF-5的Datasheet PDF文件第25页  
HYB18T512xxxBF–[2.5…5]  
512-Mbit Double-Data-Rate-Two SDRAM  
ODT Truth Tables  
The ODT Truth Table shows which of the input pins are organisations (×4, ×8 and ×16). To activate termination  
terminated depending on the state of address bit A10 of any of these pins, the ODT function has to be  
and A11 in the EMRS(1) for all three device enabled in the EMRS(1) by address bits A6 and A2.  
Table 14  
Input Pin  
ODT Truth Table  
EMRS(1)  
EMRS(1)  
Address Bit A10  
Address Bit A11  
x4 components  
DQ[3:0]  
DQS  
X
X
0
DQS  
X
DM  
X
x8 components  
DQ[7:0]  
DQS  
X
X
0
DQS  
X
1
1
0
RDQS  
X
0
RDQS  
DM  
X
x16 components  
DQ[7:0]  
DQ[15:8]  
LDQS  
X
X
X
0
LDQS  
X
X
UDQS  
X
0
UDQS  
LDM  
X
X
UDM  
Note:X = don’t care; 0 = bit set to low; 1 = bit set to high  
Internet Data Sheet  
21  
Rev. 1.05, 2007-01  
03292006-YBYM-WG0Z  
 复制成功!