若这个引脚没有连接，则MCU 在复位的上升沿进入正常的操作模式。如果调试系统被连接到6 引脚的标
准背景调试接口，它可以在复位上升沿时保持BKGD/MS 为低，强制MCU 进入背景模式。
BKGD 引脚主要被背景调试控制器(BDC) 使用，它使用约定好的协议进行通信，该协议使用目标MCU
的16 个BDC 时钟周期来传送每一位。目标MCU 的BDC 时钟频率可以和总线时钟频率一样快，因此不要将
任何大的电容和BKGD/MS 引脚相连，那会干扰背景串行通信。
虽然BKGD 引脚是一个伪开漏引脚，但是背景调试通信协议提供了简短的，主动驱动，高加速脉冲以确
保快速上升时间。电缆上的小电容和内部上拉设备的绝对值对决定BKGD 引脚上上升和下降时间几乎不起任
何作用。
2.3.5
ADC 参考引脚（V
与V ）
REFH REFL
V
REFH 和VREFL 分别对应输入到ADC 模块的参考高电压和参考低电压。
2.3.6
外部的中断引脚（IRQ）
IRQ 引脚既是IRQ 中断的输入源也是BIH 和BIL 指令的输入。如果没有使能IRQ，该引脚不会产生任何作
用。
在对EMC 敏感的应用中，在复位引脚上推荐一个外部的RC 过滤器。参见图 2-4 的例子。
2.3.7
通用I/O 及外设端口
其他的引脚分配给通用I/O 和片上的外围功能，例如定时器和串行I/O 系统。一旦复位，所有这些引脚都
设定为高阻通用输入口，内部上拉设备无效。
注意
为了避免来自浮动输入引脚上的额外的电流消耗，应用程序中的复位初始化程序应
使能片上上拉设备或将闲置引脚的方向改变为输出，使引脚不浮动。
有关使用这些引脚作为通用I/O 引脚的信息，参考第六章“并行输入输出”。或者有关片上外设系统如何
以及何时用这些引脚的信息，请参考表 2-2 中适当的章节。
当一个片上外设系统使用一个引脚时，即使外设模块通过控制引脚输出缓冲使能来控制引脚方向，但是
数据方向控制位仍决定从端口数据寄存器读出的是什么。参考第6 章并行输入和输出获取更多信息。
只要引脚作为输入，即使这些引脚被片上外设模块控制，但是它们的上拉使能位仍然可以控制这些引脚
是否有片上的上拉设备。当PTD3，PTD3 和PTG4 引脚被KBI 模块控制并且被设定为上升沿/ 高电平敏感
时，上拉使能控制位使能下拉设备而不是上拉设备。相似的，当IRQ 作为IRQ 引脚而且被规定为检测上升
沿，上拉使能控制位使能下拉设备而不是使能上拉设备。
注意
当一个可选的功能第一次被使能时，模块可能会得到一个伪边沿。用户软件应该在
中断使能前清除任何相关的标志位。当多个模块被使能，表 2-1 说明了优先级关
系。最高优先级的模块将会控制引脚。在引脚上有一个较低优先级的功能下，选择
这个引脚更高优先级的功能会产生伪边沿给较低优先级模块。建议在使能一个模块
前关闭其他共用同一引脚的所有的模块。
MC9S08AC16 系列微控制器数据手册, 第6 版
#
飞思卡尔半导体公司
NXP [ NXP ]
