Philips Semiconductors
Product specification
8-bit serial-in, serial or parallel-out shift
register with output latches; 3-state
TEST CONDITIONS
SYMBOL
t
h
PARAMETER
WAVEFORMS
hold time DS to SH_CP
see Fig.9
V
CC
(V)
2.0
4.5
6.0
t
rem
removal time MR to SH_CP see Fig.10
2.0
4.5
6.0
f
max
maximum clock
pulse frequency
SH_CP or ST_CP
see Figs 7 and 8
2.0
4.5
6.0
3
3
3
65
13
11
4.8
24
28
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
110
22
19
110
22
19
110
22
19
74HC595; 74HCT595
MIN.
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
TYP.
−
−
−
−
−
−
−
−
−
MAX.
UNIT
ns
ns
ns
ns
ns
ns
MHz
MHz
MHz
T
amb
=
−40
to +125
°C
t
PHL
/t
PLH
propagation delay
SH_CP to Q7’
see Fig.7
2.0
4.5
6.0
propagation delay
ST_CP to Qn
see Fig.8
2.0
4.5
6.0
t
PHL
propagation delay
MR to Q7’
see Fig.10
2.0
4.5
6.0
t
PZH
/t
PZL
3-state output enable time
OE to Qn
see Fig.11
2.0
4.5
6.0
t
PHZ
/t
PLZ
3-state output disable time
OE to Qn
see Fig.11
2.0
4.5
6.0
t
W
shift clock pulse width
HIGH or LOW
see Fig.7
2.0
4.5
6.0
storage clock pulse width
HIGH or LOW
see Fig.8
2.0
4.5
6.0
master reset pulse width
LOW
see Fig.10
2.0
4.5
6.0
240
48
41
265
53
45
265
53
45
225
45
38
225
45
38
−
−
−
−
−
−
−
−
−
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
2003 Jun 25
15