Philips Semiconductors
Product specification
8-bit serial-in, serial or parallel-out shift
register with output latches; 3-state
TEST CONDITIONS
SYMBOL
t
rem
PARAMETER
WAVEFORMS
removal time MR to SH_CP see Fig.10
V
CC
(V)
2.0
4.5
6.0
f
max
maximum clock
pulse frequency
SH_CP or ST_CP
see Figs 7 and 8
2.0
4.5
6.0
+50
+10
+9
9
30
35
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
95
19
16
95
19
16
95
19
16
65
13
11
95
19
16
74HC595; 74HCT595
MIN.
TYP.
−19
−7
−6
30
91
108
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
MAX.
UNIT
ns
ns
ns
MHz
MHz
MHz
T
amb
=
−40
to +85
°C
t
PHL
/t
PLH
propagation delay
SH_CP to Q7’
see Fig.7
2.0
4.5
6.0
propagation delay
ST_CP to An
see Fig.8
2.0
4.5
6.0
t
PHL
propagation delay
MR to Q7’
see Fig.10
2.0
4.5
6.0
t
PZH
/t
PZL
3-state output enable time
OE to Qn
see Fig.11
2.0
4.5
6.0
t
PHZ
/t
PLZ
3-state output disable time
OE to Qn
see Fig.11
2.0
4.5
6.0
t
W
shift clock pulse width
HIGH or LOW
see Fig.7
2.0
4.5
6.0
storage clock pulse width
HIGH or LOW
see Fig.8
2.0
4.5
6.0
master reset pulse width
LOW
see Fig.10
2.0
4.5
6.0
t
su
set-up time DS to SH_CP
see Fig.9
2.0
4.5
6.0
set-up time
SH_CP to ST_CP
see Fig.8
2.0
4.5
6.0
200
40
34
220
44
37
220
44
37
190
38
33
190
38
33
−
−
−
−
−
−
−
−
−
−
−
−
−
−
−
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
2003 Jun 25
14
PHILIPS [ NXP SEMICONDUCTORS ]
