欢迎访问ic37.com |
会员登录 免费注册
发布采购

V436516Y04VATG-10PC 参数 Datasheet PDF下载

V436516Y04VATG-10PC图片预览
型号: V436516Y04VATG-10PC
PDF下载: 下载PDF文件 查看货源
内容描述: 128MB 144 -PIN UNBUFFERED SDRAM SODIMM , 16MX64 3.3VOLT [128MB 144-PIN UNBUFFERED SDRAM SODIMM, 16MX64 3.3VOLT]
分类和应用: 内存集成电路动态存储器时钟
文件页数/大小: 11 页 / 286 K
品牌: MOSEL [ MOSEL VITELIC, CORP ]
 浏览型号V436516Y04VATG-10PC的Datasheet PDF文件第3页浏览型号V436516Y04VATG-10PC的Datasheet PDF文件第4页浏览型号V436516Y04VATG-10PC的Datasheet PDF文件第5页浏览型号V436516Y04VATG-10PC的Datasheet PDF文件第6页浏览型号V436516Y04VATG-10PC的Datasheet PDF文件第8页浏览型号V436516Y04VATG-10PC的Datasheet PDF文件第9页浏览型号V436516Y04VATG-10PC的Datasheet PDF文件第10页浏览型号V436516Y04VATG-10PC的Datasheet PDF文件第11页  
V436516Y04V  
AC Characteristics  
T = 0° to 70°C; V = 0V; V = 3.3V ± 0.3V, t = 1 ns  
A
SS  
CC  
T
Limit Values  
-75  
-75PC  
-10PC  
#
Symbol  
Parameter  
Min.  
Max.  
Min.  
Max.  
Min.  
Max.  
Unit  
Note  
Clock and Clock Enable  
1
2
3
tCK  
tCK  
tAC  
Clock Cycle Time  
CAS Latency = 3  
CAS Latency = 2  
s
7.5  
7.5  
7.5  
10  
10  
10  
ns  
ns  
Clock Frequency  
CAS Latency = 3  
CAS Latency = 2  
133  
133  
133  
100  
100  
100  
MHz  
MHz  
Access Time from Clock  
CAS Latency = 3  
2, 4  
5.4  
5.4  
5.4  
6.0  
6.0  
6.0  
ns  
ns  
CAS Latency = 2  
_
_
_
4
5
6
tCH  
tCL  
tT  
Clock High Pulse Width  
Clock Low Pulse Width  
Transition Tim  
2.5  
2.5  
0.3  
2.5  
2.5  
0.3  
3
3
ns  
ns  
ns  
1.2  
1.2  
0.3  
1.2  
Setup and Hold Times  
7
8
tIS  
tIH  
Input Setup Time  
1.5  
0.8  
1.5  
0.8  
15  
1.5  
0.8  
1.5  
0.8  
15  
2.0  
1.0  
2.0  
1.0  
20  
ns  
ns  
ns  
ns  
ns  
ns  
5
5
5
5
Input Hold Time  
9
tCKS  
tCKH  
tRSC  
tSB  
Input Setup Time  
10  
11  
12  
CKE Hold Time  
Mode Register Set-up Time  
Power Down Mode Entry Time  
0
7.5  
0
7.5  
0
10  
Common Parameters  
13  
14  
15  
16  
17  
18  
tRCD  
tRP  
tRAS  
Row to Column Delay Time  
Row Precharge Time  
Row Active Time  
15  
15  
42  
70  
14  
1
20  
20  
45  
70  
15  
1
20  
20  
45  
70  
15  
1
ns  
ns  
6
6
6
6
6
100K  
100K  
100K  
ns  
tRC  
tRRD  
tCCD  
Row Cycle Time  
ns  
Activate(a) to Activate(b) Command Period  
CAS(a) to CAS(b) Command Period  
ns  
CLK  
Refresh Cycle  
19  
20  
tREF  
Refresh Period (4096 cycles)  
Self Refresh Exit Time  
64  
64  
64  
ms  
ns  
tSREX  
10  
10  
10  
V436516Y04V Rev. 1.0 October 2001  
7
 复制成功!