初步信息
记忆和自动递增/递减模式
写入到AMR 。最后，在写操作
当数据被写入到所述间接数据进行
寄存器（ IDR） 。类似地，为了执行读取操作
从间接位置， LAR和AMR必须
初始化，然后将数据从读
IDR 。
数据存储器可被读取和写入的
微处理器。这是通过首先完成
初始化LAR和AMR寄存器，选择数据
存储器，然后或者读取或写入到
间接数据寄存器。
连接存储器可被读取和写入的
微处理器。这是通过首先完成
初始化LAR和AMR寄存器选择高
或低连接内存中，然后要么读书
或写入的IDR 。
间接地址可以被编程为自动
增加后的读或写的间接数据
通过在AMR设置位6和7注册
因此。只有当发生自动递增
间接地址寄存器指向任何数据
内存或存储连接的高字节。
如果在读/写自动增量已启用，
连接存储器被选中，然后连续
读取/写入IDR会选择之间切换
低到高再回到连接的低字节
内存和继续来回切换，直到读/
写入IDR停止。需要注意的是，当读/写
连接内存与自动递增禁用，
在读取/写入IDR将切换从低到高
字节连接内存只有一次。
使用自动增量功能，连接
内存可以通过复位来快速初始化
LAR和初始化AMR自动递增
写出来与内存连接的低字节选择。
写字节流IDR然后将填写
连接内存。写入IDR中的第一个字节
必去的第一个连接存储器的低字节
位置。该存储器空间的选择将是
自动切换选择连接存储
高。然后写入IDR第二个字节将
写入到所述第一连接的存储器的高
连接的存储单元。将存储空间
自动切换回低字节连接
存储器和地址指针将被增加
为写作准备的下一个位置
连接内存。类似地，内容
连接存储器，也可以快速地通过读回
设置自动递增的AMR读一下，
从IDR不断阅读。
写入到存储器连接的数据存储器
当地址寄存器包含间接RAM
大于383的地址将导致不可预知的
结果。
MT90810
DMA接口
该DMA接口互连费是唯一可
当微处理器接口是英特尔模式。
全部128个地方频道可从DMA'ed出/中
外部存储器。 MVIP通道可通过DMA'ed
切换到当地的渠道。
在FMIC控制/状态寄存器中的DMA_EN位
使DMA模式。该位应后，才可以设置
已启用所需要的本地通道
DMA 。该DMA_EN位不生效，直到
之后的下一个MVIP帧的开始。这
保证了当DMA事务开始，即
他们开始在帧边界。
个别地方频道启用DMA通过
设置在连接内存的CE位高为
通道。当被使能用于DMA ，两者的信道
输入和输出被使能用于DMA 。当地
输出数据也被驱动到编程
串行输出流。这是不可能的，使输入
无输出，反之亦然。如果在时隙通道
0顷启用DMA时，将不会有DMA的
对于这些信道在所述第一帧之后的请求
的DMA功能。相反，设置和准备
在DMA将主要出现在第一帧中，在该时隙
前面的。 DMA传输将实际发生的
DMA之后的第二帧被启用。中，因此，
建议在时隙通道0不
启用DMA 。
DMA的信号DREQ [1]和DACK [1]控制
接送服务DMA从互连费，而读
对于DMA DREQ [ 0]和DACK [ 0 ]控制转移
写入FMIC 。对于每一个的2Mb / s的时隙，其中一个
通道启用DMA ，则互连费将断言
DREQ和等待DACK信号从外部
控制器。一旦接收到该确认时，
DACK ，它会继续一个DMA突发传输。
DMA读请求总是发生在开头
2MB的/ s的时隙期间，所有通道
启用的DMA中的时隙中进行DMA'ed出
一阵，到当地的串行数据流。一个突发
意味着1 DREQ周期，从而DREQ保持低电平
该传输的持续时间。最大
的8位的通道数目，可以DMA'ed出
在一个脉冲串为4，因为，无论串行的
接口模式，只能有4个8位通道
每个的2Mb / s的时隙，无论是每一个信道
流（ 4流）在2MB / S， 2个通道
流（ 2流）在4MB / s或4个通道上的所有
一个流在的8Mb / s的。
DMA写请求发生在所述的2Mb / s的末端
时隙期间，启用的DMA的所有信道
在该时隙将来自本地序列被DMA'ed
数据流。 DMA写请求，也可能发生在
突发的多达四个8位通道。写入数据
请求实际上是由一个DMA请求交错
为每个数据流。这意味着数据写入
2-155
MITEL [ MITEL NETWORKS CORPORATION ]
