MT90810
入设备，由于一个给定的DMA写请求
信道，实际上未写入到该信道，但要
启用DMA在相同的下一个信道
流。
如果在DMA的读或写请求是不完全
由下一个请求需要的服务时间
断言，发生DMA溢出错误。这将导致
在MCS寄存器中相应的溢出位，如
还有，在ERR位被置位。 DMA访问可以是
通过禁用DMA几个时隙，节流
有通道之间的DMA功能。
初步信息
PLL诊断
诊断对于PLL可以通过一个诊断
注册。该寄存器包含其应
从不被正常操作条件下进行设置。两
在寄存器SEL_XIN或VCO_BYP位可能
如果用户希望绕过内部模拟设置
PLL或VCO分别。的位定义
表17 - “诊断（ DIAG_REG ）注册” 。
位
7
名字
PLL_UNLCK
说明（该寄存器复位后清零）
如果片上PLL失锁的位将被置位。该FMIC的ERR脚
也将被置为高电平。该PLL_UNLCK位将一直保持到零是
写入其中。
当断言，该位表明， DMA溢出情况发生在DMA
读/写分别为通道， 。该FMIC的ERR脚也会被置位。该
DMAR / W_OV位将一直保持到零写信给他们。
该位监视活动的MVIP总线的C4b的脚，并断言，如果有有
一直在C4b的引脚4微秒没有活动。该FMIC的ERR脚也会被断言
高。该CLK_ERR位将一直保持到零写入它
当设置时，可以使互连费来驱动MVIP时钟信号，因此，以
成为高手的MVIP总线。当清零时， FMIC成为MVIP总线的奴隶。
该位应该被设置为启用DMA操作仅在DMA控制寄存器后
已被初始化
当清零，所有MVIP信号为高阻抗和LD0&2被设置为逻辑1 ，
LD1&3被设置为逻辑0的位应该被设置为使互连费来驱动数据到
流的芯片已被初始化后，才
设置时，将清除FMIC控制空间中的所有寄存器，但不明确的连接
和数据存储器。该位必须清零正常运行
表3 - 主控制/状态寄存器[ 00 ]
6
5
4
DMAW_OV
DMAR_OV
clk_err
3
2
1
MVIP_MST
DMA_EN
FMIC_EN
0
RESET
位
7:0
位0到的间接地址7
位功能
表4 - 低地址寄存器[ 01 ]
位
7:6
位功能
自动递增/递减模式
[00 ]正常模式 - 间接地址不自动递增
后IDR的间接读[01 ]自动递增间接地址
IDR间接写入后[ 10 ]自动递增间接地址
后IDR间接读取或写入[ 11 ]自动递增间接地址
选择存储空间：
[00] FMIC控制寄存器
[01 ]数据存储器
[10]连接内存低字节
[11 ]连接存储器高字节
版权所有
位的间接寻址8
表5 - 地址模式寄存器[ 10 ]
5:4
3:1
0
2-156
MITEL [ MITEL NETWORKS CORPORATION ]
