PIC18F2480/2580/4480/4580
TABLE 24-1: CAN CONTROLLER REGISTER MAP (CONTINUED)
Address(1)
Name Address Name Address
Name
Address
E1Fh
E1Eh
E1Dh
E1Ch
E1Bh
E1Ah
E19h
E18h
E17h
E16h
E15h
E14h
E13h
E12h
E11h
E10h
E0Fh
E0Eh
E0Dh
E0Ch
E0Bh
E0Ah
E09h
E08h
E07h
E06h
E05h
E04h
E03h
E02h
E01h
E00h
Name
E7Fh CANCON_RO4(2)
E7Eh CANSTAT_RO4(2)
E5Fh CANCON_RO6(2)
E5Eh CANSTAT_RO6(2)
E3Fh CANCON_RO8(2)
E3Eh CANSTAT_RO8(2)
—
(4)
(4)
—
(4)
E7Dh
E7Ch
E7Bh
E7Ah
E79h
E78h
E77h
E76h
E75h
E74h
E73h
E72h
E71h
E70h
B5D7
B5D6
E5Dh
E5Ch
E5Bh
E5Ah
E59h
E58h
E57h
E56h
E55h
E54h
E53h
E52h
E51h
E50h
B3D7
B3D6
E3Dh
E3Ch
E3Bh
E3Ah
E39h
E38h
E37h
E36h
E35h
E34h
E33h
E32h
E31h
E30h
B1D7
B1D6
—
(4)
—
(4)
B5D5
B3D5
B1D5
—
(4)
B5D4
B3D4
B1D4
—
(4)
B5D3
B3D3
B1D3
—
(4)
B5D2
B3D2
B1D2
—
(4)
B5D1
B3D1
B1D1
—
(4)
B5D0
B3D0
B1D0
—
(4)
B5DLC
B5EIDL
B5EIDH
B5SIDL
B5SIDH
B5CON
B3DLC
B3EIDL
B3EIDH
B3SIDL
B3SIDH
B3CON
B1DLC
B1EIDL
B1EIDH
B1SIDL
B1SIDH
B1CON
—
(4)
—
(4)
—
(4)
—
(4)
—
(4)
—
(4)
E6Fh CANCON_RO5
E6Eh CANSTAT_RO5
E4Fh CANCON_RO7
E4Eh CANSTAT_RO7
E2Fh CANCON_RO9
E2Eh CANSTAT_RO9
—
(4)
—
(4)
E6Dh
E6Ch
E6Bh
E6Ah
E69h
E68h
E67h
E66h
E65h
E64h
E63h
E62h
E61h
E60h
B4D7
B4D6
E4Dh
E4Ch
E4Bh
E4Ah
E49h
E48h
E47h
E46h
E45h
E44h
E43h
E42h
E41h
E40h
B2D7
B2D6
E2Dh
E2Ch
E2Bh
E2Ah
E29h
E28h
E27h
E26h
E25h
E24h
E23h
E22h
E21h
E20h
B0D7
B0D6
—
(4)
—
(4)
B4D5
B2D5
B0D5
—
(4)
B4D4
B2D4
B0D4
—
(4)
B4D3
B2D3
B0D3
—
(4)
B4D2
B2D2
B0D2
—
(4)
B4D1
B2D1
B0D1
—
(4)
B4D0
B2D0
B0D0
—
(4)
B4DLC
B4EIDL
B4EIDH
B4SIDL
B4SIDH
B4CON
B2DLC
B2EIDL
B2EIDH
B2SIDL
B2SIDH
B2CON
B0DLC
B0EIDL
B0EIDH
B0SIDL
B0SIDH
B0CON
—
(4)
—
(4)
—
(4)
—
(4)
—
(4)
—
Note 1: Shaded registers are available in Access Bank low area, while the rest are available in Bank 15.
2: CANSTAT register is repeated in these locations to simplify application firmware. Unique names are given
for each instance of the controller register due to the Microchip header file requirement.
3: These registers are not CAN registers.
4: Unimplemented registers are read as ‘0’.
© 2009 Microchip Technology Inc.
DS39637D-page 327