欢迎访问ic37.com |
会员登录 免费注册
发布采购

ENC28J60-I/SO 参数 Datasheet PDF下载

ENC28J60-I/SO图片预览
型号: ENC28J60-I/SO
PDF下载: 下载PDF文件 查看货源
内容描述: 独立以太网控制器,SPI接口 [Stand-Alone Ethernet Controller with SPI Interface]
分类和应用: 微控制器和处理器串行IO控制器通信控制器外围集成电路光电二极管数据传输PC局域网以太网时钟
文件页数/大小: 96 页 / 1466 K
品牌: MICROCHIP [ MICROCHIP ]
 浏览型号ENC28J60-I/SO的Datasheet PDF文件第11页浏览型号ENC28J60-I/SO的Datasheet PDF文件第12页浏览型号ENC28J60-I/SO的Datasheet PDF文件第13页浏览型号ENC28J60-I/SO的Datasheet PDF文件第14页浏览型号ENC28J60-I/SO的Datasheet PDF文件第16页浏览型号ENC28J60-I/SO的Datasheet PDF文件第17页浏览型号ENC28J60-I/SO的Datasheet PDF文件第18页浏览型号ENC28J60-I/SO的Datasheet PDF文件第19页  
ENC28J60  
TABLE 3-2:  
ENC28J60 CONTROL REGISTER SUMMARY  
Value  
on  
Reset  
Details  
on  
Page  
Register Name  
Bit 7  
Bit 6  
Bit 5  
Bit 4  
Bit 3  
Bit 2  
Bit 1  
Bit 0  
r
r
EIE  
INTIE  
PKTIE  
PKTIF  
DMAIE  
DMAIF  
r
LINKIE  
LINKIF  
LATECOL  
r
TXIE  
TXIF  
TXERIE  
TXERIF  
TXABRT  
RXERIE  
RXERIF  
CLKRDY(1) 0000 -000  
0000 0000  
-000 0000  
65  
66  
64  
16  
15  
17  
17  
17  
17  
17  
17  
17  
17  
17  
17  
17  
17  
17  
17  
17  
17  
71  
71  
71  
71  
71  
71  
72  
72  
52  
52  
52  
52  
52  
52  
52  
52  
51  
51  
51  
51  
51  
51  
51  
51  
EIR  
ESTAT  
INT  
BUFER  
PKTDEC  
RXRST  
RXBUSY  
ECON2  
AUTOINC  
TXRST  
PWRSV  
DMAST  
VRPS  
TXRTS  
1000 0---  
0000 0000  
1111 1010  
---0 0101  
0000 0000  
---0 0000  
0000 0000  
---0 0000  
0000 0000  
---0 0000  
1111 1010  
---0 0101  
1111 1111  
---1 1111  
1111 1010  
---0 0101  
0000 0000  
---0 0000  
0000 0000  
---0 0000  
0000 0000  
---0 0000  
0000 0000  
---0 0000  
0000 0000  
0000 0000  
0000 0000  
0000 0000  
0000 0000  
0000 0000  
0000 0000  
0000 0000  
0000 0000  
0000 0000  
0000 0000  
0000 0000  
0000 0000  
0000 0000  
0000 0000  
0000 0000  
0000 0000  
0000 0000  
ECON1  
CSUMEN  
RXEN  
BSEL1  
BSEL0  
ERDPTL  
ERDPTH  
EWRPTL  
EWRPTH  
ETXSTL  
ETXSTH  
ETXNDL  
ETXNDH  
ERXSTL  
ERXSTH  
ERXNDL  
ERXNDH  
ERXRDPTL  
ERXRDPTH  
ERXWRPTL  
ERXWRPTH  
EDMASTL  
EDMASTH  
EDMANDL  
EDMANDH  
EDMADSTL  
EDMADSTH  
EDMACSL  
EDMACSH  
EHT0  
Read Pointer Low Byte ERDPT<7:0>)  
Read Pointer High Byte (ERDPT<12:8>)  
Write Pointer High Byte (EWRPT<12:8>)  
TX Start High Byte (ETXST<12:8>)  
TX End High Byte (ETXND<12:8>)  
RX Start High Byte (ERXST<12:8>)  
RX End High Byte (ERXND<12:8>)  
Write Pointer Low Byte (EWRPT<7:0>)  
TX Start Low Byte (ETXST<7:0>)  
TX End Low Byte (ETXND<7:0>)  
RX Start Low Byte (ERXST<7:0>)  
RX End Low Byte (ERXND<7:0>)  
RX RD Pointer Low Byte (ERXRDPT<7:0>)  
RX RD Pointer High Byte (ERXRDPT<12:8>)  
RX WR Pointer Low Byte (ERXWRPT<7:0>)  
RX WR Pointer High Byte (ERXWRPT<12:8>)  
DMA Start High Byte (EDMAST<12:8>)  
DMA End High Byte (EDMAND<12:8>)  
DMA Start Low Byte (EDMAST<7:0>)  
DMA End Low Byte (EDMAND<7:0>)  
DMA Destination Low Byte (EDMADST<7:0>)  
DMA Destination High Byte (EDMADST<12:8>)  
DMA Checksum Low Byte (EDMACS<7:0>)  
DMA Checksum High Byte (EDMACS<15:8>)  
Hash Table Byte 0 (EHT<7:0>)  
EHT1  
Hash Table Byte 1 (EHT<15:8>)  
EHT2  
Hash Table Byte 2 (EHT<23:16>)  
EHT3  
Hash Table Byte 3 (EHT<31:24>)  
EHT4  
Hash Table Byte 4 (EHT<39:32>)  
EHT5  
Hash Table Byte 5 (EHT<47:40>)  
EHT6  
Hash Table Byte 6 (EHT<55:48>)  
EHT7  
Hash Table Byte 7 (EHT<63:56>)  
EPMM0  
EPMM1  
EPMM2  
EPMM3  
EPMM4  
EPMM5  
EPMM6  
EPMM7  
Pattern Match Mask Byte 0 (EPMM<7:0>)  
Pattern Match Mask Byte 1 (EPMM<15:8>)  
Pattern Match Mask Byte 2 (EPMM<23:16>)  
Pattern Match Mask Byte 3 (EPMM<31:24>)  
Pattern Match Mask Byte 4 (EPMM<39:32>)  
Pattern Match Mask Byte 5 (EPMM<47:40>)  
Pattern Match Mask Byte 6 (EPMM<55:48>)  
Pattern Match Mask Byte 7 (EPMM<63:56>)  
Legend:  
Note 1:  
x= unknown, u= unchanged, — = unimplemented, q= value depends on condition, r = reserved, do not modify.  
CLKRDY resets to ‘0’ on Power-on Reset but is unaffected on all other Resets.  
EREVID is a read-only register.  
2:  
3:  
ECOCON resets to ‘---- -100’ on Power-on Reset and ‘---- -uuu’ on all other Resets.  
© 2006 Microchip Technology Inc.  
Preliminary  
DS39662B-page 13