欢迎访问ic37.com |
会员登录 免费注册
发布采购

5AGXFB3K6F31C5N 参数 Datasheet PDF下载

5AGXFB3K6F31C5N图片预览
型号: 5AGXFB3K6F31C5N
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 622MHz, PBGA896, ROHS COMPLIANT, FBGA-896]
分类和应用: 可编程逻辑
文件页数/大小: 122 页 / 2566 K
品牌: INTEL [ INTEL ]
 浏览型号5AGXFB3K6F31C5N的Datasheet PDF文件第10页浏览型号5AGXFB3K6F31C5N的Datasheet PDF文件第11页浏览型号5AGXFB3K6F31C5N的Datasheet PDF文件第12页浏览型号5AGXFB3K6F31C5N的Datasheet PDF文件第13页浏览型号5AGXFB3K6F31C5N的Datasheet PDF文件第15页浏览型号5AGXFB3K6F31C5N的Datasheet PDF文件第16页浏览型号5AGXFB3K6F31C5N的Datasheet PDF文件第17页浏览型号5AGXFB3K6F31C5N的Datasheet PDF文件第18页  
Page 14  
Electrical Characteristics  
Table 16. Single-Ended SSTL, HSTL, and HSUL I/O Standards Signal Specifications for Arria V Devices (Part 2 of 2)  
VIL(DC) (V)  
VIH(DC) (V)  
Min Max  
VREF  
VIL(AC) (V) VIH(AC) (V)  
Max Min  
VOL (V)  
Max  
VOH (V)  
Min  
(1)  
(1)  
Iol  
Ioh  
I/O Standard  
(mA)  
8
(mA)  
Min  
Max  
VREF  
0.09  
+
VREF  
0.16  
SSTL-135  
SSTL-125  
VREF + 0.16 0.2 x VCCIO  
VREF + 0.15 0.2 x VCCIO  
0.8 x VCCIO  
0.8 x VCCIO  
VCCIO – 0.4  
VCCIO – 0.4  
VCCIO – 0.4  
VCCIO –0.4  
0.09  
VREF  
0.85  
VREF  
+
VREF  
0.15  
0.85  
HSTL-18  
Class I  
VREF  
–0.1  
VREF  
0.1  
+
VREF  
0.2  
VREF + 0.2  
VREF + 0.2  
VREF + 0.2  
VREF + 0.2  
0.4  
0.4  
0.4  
0.4  
–8  
HSTL-18  
Class II  
VREF  
0.1  
VREF  
0.1  
+
+
+
+
VREF  
0.2  
16  
8
–16  
–8  
HSTL-15  
Class I  
VREF  
0.1  
VREF  
0.1  
VREF  
0.2  
HSTL-15  
Class II  
VREF  
0.1  
VREF  
0.1  
VREF  
0.2  
16  
8
–16  
–8  
HSTL-12  
Class I  
VREF  
VREF  
VCCIO  
+
+
VREF  
–0.15  
–0.15  
VREF + 0.15 0.25 x VCCIO 0.75 x VCCIO  
VREF + 0.15 0.25 x VCCIO 0.75 x VCCIO  
0.08  
VREF  
0.08  
VREF  
0.13  
0.08  
VREF  
0.08  
VREF  
0.13  
0.15  
0.15  
HSTL-12  
Class II  
+
VCCIO  
0.15  
VREF  
16  
–16  
0.15  
+
VREF  
0.22  
HSUL-12  
VREF + 0.22 0.1 x VCCIO  
0.9 x VCCIO  
Note to Table 16:  
(1) To meet the IOL and IOH specifications, you must set the current strength settings accordingly. For example, to meet the SSTL15CI specification (8 mA),  
you should set the current strength settings to 8 mA. Setting at lower current strength may not meet the IOL and IOH specifications in the handbook.  
Table 17. Differential SSTL I/O Standards for Arria V Devices  
VCCIO (V)  
Typ  
VSWING(DC) (V)  
VX(AC) (V)  
Typ  
VSWING(AC) (V)  
I/O Standard  
Min  
Max  
Min  
Max  
Min  
Max  
Min  
Max  
VCCIO  
0.6  
+
VCCIO/2 –  
0.2  
VCCIO/2 +  
0.2  
VCCIO  
0.6  
+
SSTL-2 Class I, II  
SSTL-18 Class I, II  
2.375  
2.5  
1.8  
1.5  
2.625  
0.3  
0.62  
VCCIO  
0.6  
+
VCCIO/2 –  
0.175  
VCCIO/2 +  
0.175  
VCCIO  
0.6  
+
1.71  
1.89  
1.575  
1.45  
0.25  
0.2  
0.5  
VCCIO/2 –  
0.15  
VCCIO/2 + 2(VIH(AC)  
0.15 VREF  
2(VIL(AC)  
VREF  
(1)  
(1)  
(1)  
SSTL-15 Class I, II 1.425  
)
)
VCCIO/2 –  
0.15  
V
CCIO/2 + 2(VIH(AC)  
0.15 VREF  
2(VIL(AC)  
VREF  
SSTL-135  
1.283 1.35  
1.19 1.25  
0.18  
0.18  
VCCIO/2  
VCCIO/2  
)
)
VCCIO/2 –  
0.15  
V
CCIO/2 + 2(VIH(AC)  
0.15 VREF  
2(VIL(AC)  
VREF  
SSTL-125  
1.31  
)
)
Note to Table 17:  
(1) The maximum value for VSWING(DC) is not defined. However, each single-ended signal needs to be within the respective single-ended limits  
(VIH(DC) and VIL(DC)).  
Arria V GX, GT, SX, and ST Device Datasheet  
December 2013 Altera Corporation