IBM04368CBLBC
IBM04188CBLBC
8Mb (256K x 36 & 512K x 18) SRAM
Boundary Scan Order (x36)
Exit Order
Signal
Bump #
Exit Order
Signal
Bump #
Exit Order
Signal
Bump #
1
2
SA1
SA0
SA
5R
5T
6R
7T
7P
8T
9T
8P
7M
9P
8M
9M
7K
8K
9K
6L
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
CQ
DQ
DQ
DQ
DQ
DQ
SA(8Mb)
SA
8F
9D
7F
8D
9B
8B
7D
7C
7B
7A
6C
6A
4A
4C
3A
3B
3C
3D
2B
1B
2D
3F
1D
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
CQ
DQ
DQ
DQ
DQ
ZQ
B1
2F
1F
3H
2H
1H
5A
5B
5K
5L
3
4
SA
5
SA
6
DQ
DQ
DQ
DQ
DQ
CQ
DQ
DQ
DQ
DQ
7
8
B2
9
SA
B3
10
11
12
13
14
15
16
17
18
19
20
21
22
23
SA
LBO
DQ
DQ
DQ
DQ
CQ
DQ
DQ
DQ
DQ
DQ
SA
4L
SA
1K
2K
3K
1M
2M
1P
3M
2P
1T
2T
3T
4R
SA
SA
SA
SA
MODE3
CK
SA
5H
5G
5C
9H
8H
7H
9F
SA
PH1(16Mb)2
CK
G
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
SA
1. PH pins are place holders. BGA bump is a NC (no connect). PH pins are forced to VDD.
2. Reserved address bit for 16Mb density.
3. MODE will scan out value placed on Mode pin or, if Mode pin is floated, Mode will scan VSS
.
CBLBC_ds.fm.00
June 7, 2002
Page 19 of 24
IBM [ IBM ]
