IBM04368CBLBC
IBM04188CBLBC
8Mb (256K x 36 & 512K x 18) SRAM
Boundary Scan Order (x18)
Exit Order
Signal
Bump #
Exit Order
Signal
Bump #
1
SA1
SA0
SA
5R
5T
6R
7T
7P
8T
9P
8M
7K
9K
6L
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
SA
SA
SA
SA
SA
4A
4C
3A
3B
3C
3D
2B
1D
2F
3H
1H
5A
5B
5K
5L
2
3
4
SA
5
SA
PH1(16Mb)2
DQ
6
DQ
DQ
CQ
DQ
DQ
7
8
DQ
9
CQ
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
DQ
MODE3
CK
CK
G
DQ
5H
5G
5C
8H
9F
7F
8D
9B
7D
7C
7B
7A
6C
6A
ZQ
B1
B2
DQ
DQ
DQ
DQ
DQ
SA
B3
LBO
DQ
4L
2K
1M
3M
2P
1T
3P
3T
4R
DQ
DQ
DQ
SA
DQ
SA
SA
SA
SA
SA
SA
SA
1. PH pins are place holders. BGA bump is a NC (no connect). PH pins are forced to VDD.
2. Reserved address bit for 16Mb density.
3. MODE will scan out value placed on Mode pin or, if Mode pin is floated, Mode will scan VSS
.
CBLBC_ds.fm.00
June 7, 2002
Page 20 of 24
IBM [ IBM ]
