M32L1632512A
BURST SEQUENCE (BURST LENGTH = 4)
Initial Address
Sequential
Interleave
A1
A0
0
0
0
1
2
3
1
2
3
0
2
3
0
1
3
0
1
2
0
1
2
3
1
0
3
2
2
3
0
1
3
2
1
0
0
1
1
0
1
1
BURST SEQUENCE (BURST LENGTH = 8)
Initial address
Sequential
Interleave
A2
0
A1
A0
0
0
0
1
2
3
4
5
6
7
1
2
3
4
5
6
7
0
2
3
4
5
6
7
0
1
3
4
5
6
7
0
1
2
4
5
6
7
0
1
2
3
5
6
7
0
1
2
3
4
6
7
0
1
2
3
4
5
6
0
1
0
3
2
5
4
7
6
2
3
2
1
0
7
6
5
4
4
5
6
7
0
1
2
3
5
4
7
6
1
0
3
2
6
7
6
5
4
3
2
1
0
0
0
1
7
0
1
2
3
4
5
1
2
3
4
5
6
7
3
0
1
6
7
4
5
7
4
5
2
3
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
PIXEL to DQ MAPPING (at BLOCK WRITE)
Column address
3 Byte
I/O31~ I/O24
DQ24
2 Byte
I/O23~ I/O16
DQ16
1 Byte
0 Byte
A2
A1
0
A0
I/O15~ I/O8
DQ8
I/O7~ I/O0
DQ0
0
0
0
0
1
1
1
1
0
1
0
1
0
1
0
1
0
DQ25
DQ17
DQ9
DQ1
1
DQ26
DQ18
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ2
1
DQ27
DQ19
DQ3
0
DQ28
DQ20
DQ4
0
DQ29
DQ21
DQ5
1
DQ30
DQ22
DQ6
1
DQ31
DQ23
DQ7
Elite Semiconductor Memory Technology Inc.
Publication Date : Jun. 2001
Revision : 1.6 12/54
ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
