CY7C1347F
引脚德网络nitions
（ BGA ， FBGA ）
名字
(100TQFP)
名字
I / O
输入 -
同步
输入 -
同步
输入 -
同步
输入 -
同步
输入时钟
输入 -
同步
输入 -
同步
输入 -
同步
描述
用于选择的128K地址位置中的一个地址输入。
采样
在CLK的上升沿，如果ADSP或ADSC是低电平有效，和CE
1
，CE
2
和CE
3
采样活跃。一
[1:0]
馈送的2位计数器。
字节写选择输入，低电平有效。
合格与BWE进行字节写操作
到SRAM中。采样在CLK的上升沿。
全局写使能输入，低电平有效。
当上升沿置为低电平
CLK的，一个全球性的写操作进行的（所有字节写入，无论价值
在BW
[A ：D ]
和BWE ） 。
字节写使能输入，低电平有效。
采样在CLK的上升沿。这
信号必须被拉低，进行字节写操作。
时钟输入。
用于捕获所有的同步输入到设备中。也可用于
增加突发计数器时， ADV为低电平时，一阵操作过程中。
芯片使能1输入，低电平有效。
采样在CLK的上升沿。在使用
与CE联
2
和CE
3
选择/取消选择该设备。如果CE ADSP被忽略
1
为高。
芯片使能2输入，高电平有效。
采样在CLK的上升沿。在使用
与CE联
1
和CE
3
选择/取消选择该设备。
芯片使能3输入，低电平有效。
采样在CLK的上升沿。在使用
与CE联
1
和CE
2
选择/取消选择该设备。
A
0,
A
1,
A
BW
A,
BW
B,
BW
C,
BW
D
GW
A
[16:0]
BW
[A ：D ]
GW
BWE
CLK
CE
1
CE
2
CE
3
OE
BWE
CLK
CE
1
CE
2
CE
3
OE
输入 -
输出使能，异步输入，低电平有效。
控制的方向
异步I / O引脚。当低时， I / O引脚用作输出。当拉高高， I / O
引脚三态，并作为输入数据引脚。在第一时钟的OE被屏蔽
一个读周期从取消选中状态时出现。
输入 -
同步
输入 -
同步
超前输入信号，采样在CLK的上升沿。
当断言，它
自动递增的猝发周期的地址。
地址选通从处理器，采样在CLK的上升沿。
当
断言的呈现给设备LOW时，地址被捕获在地址
寄存器。一
[1:0]
也被装入到该数据串计数器。当ADSP和ADSC是
既有效，只是ADSP是公认的。 ASDP被忽略时， CE
1
被拉高
高。
地址选通从控制器，取样在CLK的上升沿。
当
断言的呈现给设备LOW时，地址被捕获在地址
寄存器。一
[1:0]
也被装入到该数据串计数器。当ADSP和ADSC是
既有效，只是ADSP是公认的。
ADV
ADSP
ADV
ADSP
ADSC
ADSC
输入 -
同步
ZZ
ZZ
输入 -
ZZ “休眠”输入。
此高电平输入将器件置于一个非时间关键
异步“休眠”状态与数据的完整性保护。正常工作时，该引脚
为低电平或悬空。 ZZ引脚具有内部上拉下来。
I / O-
同步
双向数据I / O线。
作为输入，它们馈入一个片上的数据的寄存器，它
由CLK的上升沿触发。为输出，他们提供包含数据
在通过在前面的介绍中的地址所指定的存储器位置
时钟上升沿读周期。销的方向由OE控制。当OE
为低电平时，引脚用作输出。高电平时， DQS和DQPs是
置于三态条件。
电源输入到该装置的核心。
地面的装置的核心。
电源为I / O电路。
地面的I / O电路。
选择爆秩序。
当连接到GND选择线性突发序列。当绑
到V
DDQ
或悬空选择交错突发序列。这是一个带针和
应保持装置操作期间是静态的。模式引脚有一个内部上拉电阻。
未连接。
DQ
A,
DQ
B
的DQ
DQPs
DQ
C,
DQ
D
DQP
A,
DQP
B,
DQP
C,
DQP
D
V
DD
V
SS
V
DDQ
V
SSQ
模式
V
DD
V
SS
V
DDQ
V
SSQ
模式
电源
地
I / O电源
供应
I / O接地
输入 -
STATIC
NC
NC
文件编号： 38-05213牧师* D
第19 4
CYPRESS [ CYPRESS SEMICONDUCTOR ]
