CY7C1347F
4兆位（ 128K ×36 ）流水线同步SRAM
特点
•完全注册的输入和输出管线能操作
ATION
• 128K由36个通用I / O架构
• 3.3V核心供电
• 2.5V / 3.3V的I / O操作
•快速时钟到输出时间
- 2.6纳秒（ 250 - MHz器件）
- 2.6纳秒（ 225 - MHz器件）
- 2.8纳秒（ 200 - MHz器件）
- 3.5纳秒（ 166 - MHz器件）
- 4.0纳秒（ 133 - MHz器件）
•用户可选的突发计数器支持Intel
奔腾
交错式或线性突发序列
•独立的处理器和控制器地址选通
•同步自定时写
•异步输出使能
• JEDEC标准的100引脚TQFP ， 119引脚BGA和
165引脚FBGA封装
• “ZZ”睡眠模式选项和停止时钟选项
•可在工业和商业温度
范围
功能说明
[1]
该CY7C1347F是3.3V ， 128K 36同步流水线
SRAM设计，支持零等待状态的二级缓存
以最小的胶合逻辑。
CY7C1347F I / O引脚可以在无论是2.5V或3.3V的操作
水平， I / O引脚3.3V宽容当V
DDQ
= 2.5V.
所有同步输入通过输入寄存器控制
通过在时钟的上升沿。所有数据输出通过
输出寄存器的时钟的上升沿来控制。
从时钟的上升最高接入时延是2.6纳秒（ 250 - MHz的
设备）
CY7C1347F支持或者交错突发序列
所使用的Intel Pentium处理器或线性脉冲串顺序
所使用的处理器，如PowerPC的
®
。爆
序列是通过MODE引脚选择。访问即可
通过确认的地址选通脉冲启动
处理器（ ADSP ）或控制器的地址选通
（ ADSC ）在时钟的上升。通过突发地址进展
序列由ADV输入控制。片上2位
概括突发计数器捕获的第一个地址在突发
序列和自动递增地址
其余的突发访问。
字节写操作均合格的四个字节写入
选择（ BW
[A ：D ]
）输入。全局写使能（ GW ）覆盖
所有写字节输入和写入数据到所有的四个字节。所有的写操作
带有片上同步自定时写的进行
电路。
三个同步片选（ CE
1
，CE
2
，CE
3
）和一个
异步输出使能（ OE ）为方便银行
选择和输出三态控制。为了提供
在深度扩展正确的数据， OE是在掩盖
从取消选择新兴的读周期的第一个时钟时，
状态。
逻辑框图
A0, A1, A
地址
注册
2
A
[1:0]
模式
ADV
CLK
Q1
ADSC
ADSP
BW
D
DQ
D ,
DQP
D
字节
写注册
DQ
C ,
DQP
C
字节
写注册
DQ
B ,
DQP
B
字节
写注册
DQ
A ,
DQP
A
字节
写注册
BURST
计数器
CLR
和
Q0
逻辑
DQ
D
， DQP
D
字节
写入驱动器
DQ
C ,
DQP
C
字节
写入驱动器
DQ
B ,
DQP
B
字节
写入驱动器
DQ
A ,
DQP
A
字节
写入驱动器
BW
C
内存
ARRAY
SENSE
安培
产量
注册
产量
缓冲器
E
BW
B
的DQ
DQP
A
DQP
B
DQP
C
DQP
D
BW
A
BWE
GW
CE
1
CE
2
CE
3
OE
启用
注册
流水线
启用
输入
注册
ZZ
睡觉
控制
注意：
1.对于最佳实践的建议，请参阅赛普拉斯应用笔记
系统设计指南
在www.cypress.com 。
赛普拉斯半导体公司
文件编号： 38-05213牧师* D
•
3901北一街
•
圣荷西
,
CA 95134
•
408-943-2600
修订后的2004年4月9日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
