欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY8C21234-24SXI 参数 Datasheet PDF下载

CY8C21234-24SXI图片预览
型号: CY8C21234-24SXI
PDF下载: 下载PDF文件 查看货源
内容描述: 的PSoC ™混合信号阵列 [PSoC㈢ Mixed-Signal Array]
分类和应用:
文件页数/大小: 42 页 / 564 K
品牌: CYPRESS [ CYPRESS ]
 浏览型号CY8C21234-24SXI的Datasheet PDF文件第26页浏览型号CY8C21234-24SXI的Datasheet PDF文件第27页浏览型号CY8C21234-24SXI的Datasheet PDF文件第28页浏览型号CY8C21234-24SXI的Datasheet PDF文件第29页浏览型号CY8C21234-24SXI的Datasheet PDF文件第31页浏览型号CY8C21234-24SXI的Datasheet PDF文件第32页浏览型号CY8C21234-24SXI的Datasheet PDF文件第33页浏览型号CY8C21234-24SXI的Datasheet PDF文件第34页  
CY8C21x34 Final Data Sheet  
3. Electrical Specifications  
3.4.8  
AC Programming Specifications  
The following table lists guaranteed maximum and minimum specifications for the voltage and temperature ranges: 4.75V to 5.25V  
and -40°C TA 85°C, or 3.0V to 3.6V and -40°C TA 85°C, respectively. Typical parameters apply to 5V, 3.3V, or 2.7V at 25°C  
and are for design guidance only.  
Table 3-27. AC Programming Specifications  
Symbol  
Description  
Min  
Typ  
Max  
Units  
ns  
Notes  
T
Rise Time of SCLK  
Fall Time of SCLK  
1
20  
20  
RSCLK  
FSCLK  
SSCLK  
HSCLK  
SCLK  
T
T
T
F
T
T
T
T
T
1
ns  
Data Set up Time to Falling Edge of SCLK  
Data Hold Time from Falling Edge of SCLK  
Frequency of SCLK  
40  
40  
0
ns  
ns  
8
MHz  
ms  
ms  
ns  
Flash Erase Time (Block)  
15  
30  
ERASEB  
WRITE  
DSCLK  
DSCLK3  
DSCLK2  
Flash Block Write Time  
Data Out Delay from Falling Edge of SCLK  
Data Out Delay from Falling Edge of SCLK  
Data Out Delay from Falling Edge of SCLK  
45  
50  
70  
3.6 < Vdd  
ns  
3.0 Vdd 3.6  
2.4 Vdd 3.0  
ns  
January 12, 2007  
Document No. 38-12025 Rev. *K  
30  
[+] Feedback