CL-PD6722-VC-A 参数 Datasheet PDF下载

型号：	CL-PD6722-VC-A
PDF下载：	下载PDF文件查看货源
内容描述：	[PCMCIA Bus Controller, MOS, PQFP208, VQFP-208]
分类和应用：	时钟PC外围集成电路
文件页数/大小：	128 页 / 1448 K
品牌：	CIRRUS [ CIRRUS LOGIC ]

CL-PD6710/’22

ISA–to–PC-Card Host Adapters

15.3.2 Reset Timing

Table 15-8. Reset Timing

Symbol

Parameter

MIN

500

MAX

Units

PWRGOOD generated reset pulse width

Clock active before end of reset

End of PWRGOOD generated reset to ﬁrst Command

Clock input must be active for a minimum of 500 ns before PWRGOOD goes active to allow sufﬁcient internal clocks to

initialize internal circuitry.

PWRGOOD

CLK

MEMR*, MEMW*

IOR*, IOW*

Figure 15-2. Reset Timing

May 1997

ELECTRICAL SPECIFICATIONS

PRELIMINARY DATA SHEET v3.1

专业IC领域供求交易平台:提供全面的IC Datasheet资料和资讯，Datasheet 1000万数据，IC品牌1000多家。

网站导航 Datasheet资料库电子术语电子百科

服务中心 常见问题委托交易会员服务

关于我们 公司简介联系我们免责申明

产品索引：A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9