奥斯汀半导体公司
突发长度
读取和写入访问到DDR SDRAM是迸发
为本，突发长度为可编程的，如图所示
在图4中的脉冲串长度决定的最大数量
可以为一个给定的读取或访问的列位置的
写的2 ，4或8的位置是command.Burst长度
都可以使用顺序和交错脉冲串类型。
保留国家不应该使用，因为未知的操作
或不符合将来的版本可能会导致。
当发出一个读或写命令，块
列等于脉冲串长度被有效地选择。所有
存取对于突发发生此块中，这意味着
该会爆裂块内包装，如果边界为止。
块是由A 1 -艾唯一地选择当突发长度
被设定为2 ，由A2〜艾当突发长度设置为4和
由A3-艾当突发长度设置为8 （其中A是
最显著列地址位的一个给定的配置）。
剩余的（至少显著）地址位（或多个） （正），用于
选择在块内的起始位置。编程
突发长度适用于读取和写入突发。
突发类型
一个给定的脉冲串内的访问可以被编程为
无论是连续或交错;这被称为脉冲串
键入并通过M3位被选中。存取的顺序
在一个脉冲串由脉冲串长度，突发类型确定
并且起始列地址，如表2所示，突发
定义。
COTS
COTS PEM
SDRAM
AS4DDR32M16
图4 ：模式寄存器定义
表2 ：突发定义
开始
BURST
COLUMN
长
地址
2
A0
0
1
A1 A0
0 0
0 1
1 0
1 1
A2 A1 A0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
按访问顺序
在一个突发
TYPE =
TYPE =
连续交错
0-1
1-0
0-1-2-3
1-2-3-0
2-3-0-1
3-0-1-2
0-1-2-3-4-5-6-7
1-2-3-4-5-6-7-0
2-3-4-5-6-7-0-1
3-4-5-6-7-0-1-2
4-5-6-7-0-1-2-3
5-6-7-0-1-2-3-4
6-7-0-1-2-3-4-5
7-0-1-2-3-4-5-6
0-1
1-0
0-1-2-3
1-0-3-2
2-3-0-1
3-2-1-0
0-1-2-3-4-5-6-7
1-0-3-2-5-4-7-6
2-3-0-1-6-7-4-5
3-2-1-0-7-6-5-4
4-5-6-7-0-1-2-3
5-4-7-6-1-0-3-2
6-7-4-5-2-3-0-1
7-6-5-4-3-2-1-0
4
注意事项：
1.当在给定的到达分组的界限
序列在表2中，该块内的下列存取包裹。
2.对于两个脉冲串长度，A 1 - 艾选择两个数据元素的块;
A0选择块内的第一接入。
3.对于四个脉冲串长度，A 2 - 艾选择四个数据元素块;
A0 -A1中选择的块中的第一个访问。
4.对于八个脉冲串长度，A 3 - 艾选择八个数据元素
块; A0- A2的选择块内的第一接入。
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
8
AS4DDR32M16
修订版1.5 06/06
5
AUSTIN [ AUSTIN SEMICONDUCTOR ]
