欢迎访问ic37.com |
会员登录 免费注册
发布采购

MACH211SP-7JC 参数 Datasheet PDF下载

MACH211SP-7JC图片预览
型号: MACH211SP-7JC
PDF下载: 下载PDF文件 查看货源
内容描述: 高密度EE CMOS可编程逻辑 [High-Density EE CMOS Programmable Logic]
分类和应用: 可编程逻辑
文件页数/大小: 37 页 / 253 K
品牌: AMD [ AMD ]
 浏览型号MACH211SP-7JC的Datasheet PDF文件第10页浏览型号MACH211SP-7JC的Datasheet PDF文件第11页浏览型号MACH211SP-7JC的Datasheet PDF文件第12页浏览型号MACH211SP-7JC的Datasheet PDF文件第13页浏览型号MACH211SP-7JC的Datasheet PDF文件第15页浏览型号MACH211SP-7JC的Datasheet PDF文件第16页浏览型号MACH211SP-7JC的Datasheet PDF文件第17页浏览型号MACH211SP-7JC的Datasheet PDF文件第18页  
CAPACITANCE (Note 1)  
Parameter  
Symbol  
Parameter Description  
Test Conditions  
= 5.0 V, T = 25°C  
Typ  
6
Unit  
pF  
C
Input Capacitance  
Output Capacitance  
V = 2.0 V  
IN  
V
IN  
CC  
A
f = 1 MHz  
C
V
= 2.0 V  
8
pF  
OUT  
OUT  
SWITCHING CHARACTERISTICS over COMMERCIAL operating ranges (Note 2)  
-12  
-15  
-20  
Parameter  
Symbol  
Parameter Description  
Min  
Max  
Min  
Max  
Min  
Max  
Unit  
Input, I/O, or Feedback to Combinatorial Output  
(Note 3)  
t
12  
15  
20  
ns  
PD  
D-type  
7
8
0
10  
11  
0
13  
14  
0
ns  
ns  
Setup Time from Input, I/O, or  
Feedback to Clock  
t
S
T-type  
t
Register Data Hold Time  
Clock to Output (Note 3)  
ns  
H
t
t
8
10  
12  
ns  
CO  
WL  
WH  
LOW  
6
6
8
8
ns  
Clock Width  
t
HIGH  
6
6
ns  
D-type  
66.7  
62.5  
83.3  
76.9  
50  
40  
MHz  
MHz  
MHz  
MHz  
External  
Feedback  
1/(t + t  
)
S
CO  
T-type  
D-type  
T-type  
47.6  
66.6  
62.5  
38.5  
50  
Maximum  
Frequency  
(Note 1)  
f
MAX  
Internal Feedback (f  
No  
)
CNT  
47.6  
1/(t + t  
)
83.3  
83.3  
62.5  
MHz  
WL  
WH  
Feedback  
t
Setup Time from Input, I/O, or Feedback to Gate  
Latch Data Hold Time  
7
0
10  
0
13  
0
ns  
ns  
ns  
ns  
SL  
t
HL  
t
Gate to Output  
10  
14  
11  
17  
12  
22  
GO  
t
Gate Width LOW  
6
6
8
GWL  
Input, I/O, or Feedback to Output Through  
Transparent Input or Output Latch  
t
ns  
PDL  
t
Input Register Setup Time  
2
2
2
2
3
ns  
ns  
ns  
ns  
ns  
ns  
ns  
SIR  
HIR  
ICO  
t
Input Register Hold Time  
2.5  
t
Input Register Clock to Combinatorial Output  
15  
18  
23  
D-type  
12  
13  
6
15  
16  
6
20  
21  
8
Input Register Clock to Output Register  
Setup  
t
ICS  
T-type  
t
LOW  
Input Register Clock Width  
HIGH  
WICL  
t
6
6
8
WICH  
Maximum Input Register  
Frequency  
f
1/(t  
+ t )  
WICH  
83.3  
83.3  
62.5  
MHz  
MAXIR  
WICL  
t
Input Latch Setup Time  
Input Latch Hold Time  
2
2
2
2
3
ns  
ns  
SIL  
t
2.5  
HIL  
14  
MACH211SP-12/15/20 (Com’l)  
 复制成功!