第5章:时钟网络和PLL的Cyclone III器件系列
PLL重配置
5–29
■
■
■
高时间计数= 2个周期
低时间计数= 1周期
rselodd
= 1有效地等于:
■
■
■
高时间计数= 1.5个周期
低时间计数= 1.5个周期
占空比= ( 1.5 / 3 ) %高时间计数和( 1.5 / 3 ) %低时间计数
扫描链描述
的Cyclone III器件系列的PLL有一个144位的扫描链。
列出的比特为PLL的每个部件的数目。
表5-4 。的Cyclone III器件系列PLL重编程位
比特数
块名
计数器
C4
C3
C2
C1
C0
M
N
电荷泵
环路滤波器
其他
2
2
2
2
2
2
2
总
18
18
18
18
18
18
18
9
9
144
16
16
16
16
16
16
16
9
9
0
0
总的比特数:
注释
(1)的LSB位C4低计数值的第一比特移位到扫描链中。
( 2 )这两个控制位包括:
rbypass ,
用于绕过计数器,并
rselodd ,
选择输出时钟占空比
周期。
( 3 ) MSB位环路滤波器是最后一位移入扫描链。
给出了PLL组件的扫描链顺序。
图5-22 。 PLL组件的扫描链的顺序
DATAIN
LF
最高位
CP
最低位
N
M
C0
DATAOUT
C4
C3
C2
C1
2012年7月
Altera公司。
的Cyclone III器件手册
第1卷