第5章：时钟网络和PLL的Cyclone III器件系列
PLL重配置
5–31
表5-7 。高频电容器环路滤波器控制
LFC[1]
0
0
1
LFC[0]
0
1
1
设置（十进制）
0
1
3
旁路PLL计数器
绕过柜台PLL产生乘法（M计数器）或除法（N ， C0到C4
柜）的因素之一。
列出的设置绕过柜台的Cyclone III器件系列
锁相环。
表5-8 。 PLL计数器设置
PLL的扫描链位[ 0..8 ]设置
描述
最低位
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
最高位
1
0
PLL旁路柜
PLL计数器不旁路
注意
（ 1 ）旁路位。
要绕过任何PLL计数器，在其他位设置旁路位为1的值
然后忽略。
动态相移
动态相移特性允许个别的PLL的输出相
输出进行动态调整相对于彼此和参考时钟
没有通过相应PLL的扫描链发送串行数据。此
功能简化了接口，并允许您快速调整牛逼
CO
延误
变化实时输出时钟相移。这是通过增加或达到
递减VCO的相位抽头选择一个给定的C计数器或往M计数器。
相位是由1/8的时间偏移VCO的频率。输出时钟活跃
在此阶段重新配置过程。
列出了用于动态相移控制信号。
表5-9 。动态相移控制信号（ 2第1部分）
信号名称
描述
计数器选择。三比特解码选择
无论对M或C-计数器一
相位调整。一个地址映射选择
所有的C计数器。这个信号被登记在
锁相环上的上升沿
SCANCLK 。
选择动态相移方向; 1 = UP ，
0 = DOWN 。信号被登记在PLL通
的上升沿
SCANCLK 。
来源
目的地
PLL
侦察组fi guration
电路
PLL
侦察组fi guration
电路
PHASECOUNTERSELECT [2：0 ]
逻辑阵列或者I / O
引脚
PHASEUPDOWN
逻辑阵列或者I / O
引脚
2012年7月
Altera公司。
的Cyclone III器件手册
第1卷
ALTERA [ ALTERA CORPORATION ]
