5–26
第5章：时钟网络和PLL的Cyclone III器件系列
PLL重配置
■
保持副锁相环在复位状态，直到主PLL已锁定，以确保
相位设置在二次PLL正确的。
您无法连接任一
INCLK
任何药丸的级联端口方案
从在级联方案的PLL时钟输出。
■
PLL重配置
锁相环使用几种鸿沟计数器和不同的VCO相位抽头来执行频率
合成和相移。在的Cyclone III器件系列的PLL ，您可以重新配置
两个计数器设置和相移PLL输出时钟的实时性。你也可以
改变电荷泵和环路滤波器元件，其中动态地影响锁相环
带宽。您可以使用这些PLL元件更新输出时钟频率，
PLL带宽，并在实时的相移，而无需重新配置整个FPGA 。
在应用程序重新配置的PLL实时的能力是有用的可能
工作在多个频率上。也正是在原型环境有益，
让您在扫描PLL输出频率和调整输出时钟相位
动态。例如，生成测试图案的系统是必需的，以产生
和发送模式，在75或150兆赫，这取决于设备的要求
根据测试。重新配置PLL组件进行实时让你之间切换
两个这样的输出频率在几微秒。
您也可以使用此功能来调整时钟到输出（T
CO
实时）延误
改变PLL输出时钟相移。这种方法消除了需要
再生使用新的PLL设置的配置文件。
PLL重配置硬件实现
下面PLL元件是实时可配置的：
■
■
■
■
预分频计数器（N ）
反馈计数器（M ）
后缩放输出计数器（ C0 - C4）
动态调整电荷泵电流（I
CP
）和环路滤波器元件
（ R，C ），以促进在即时重配置的PLL带宽的
的Cyclone III器件手册
第1卷
2012年7月Altera公司
ALTERA [ ALTERA CORPORATION ]
