5–22
第5章：时钟网络和PLL的Cyclone III器件系列
可编程带宽
■
显示了VCO频率逐渐降低时的主
时钟丢失，然后增加为所述VCO锁定到辅助时钟。后
上的第二个时钟，一些过冲可能会发生在VCO锁（一个
过频率条件）中的VCO频率。
图5-17 。 VCO切换工作频率
主时钟停止运行
频率过冲
切换时
VCO跟踪辅助时钟
ΔF
VCO
■
切换过程中禁用系统，如果该系统不耐受频率
在PLL同步周期变化。您可以使用
clkbad[0]
和
clkbad[1]
状态信号来关闭PFD （ PFDENA =
0)
所以VCO
保持其最后的频率。您也可以使用切换状态机
切换到辅助时钟。一旦启用PFD ，输出时钟使能
信号（ clkena ）可以在切换过程中禁止时钟输出，
同步时间。后锁定指示是稳定的，该系统可以
重新启用输出时钟或时钟。
可编程带宽
该PLL带宽是跟踪输入时钟和其一个PLL能力的量度
相关抖动。的Cyclone III器件系列提供的PLL锁相环先进的控制
带宽使用PLL环路的可编程特征，包括环
滤波及电荷泵。闭环增益的3dB频率在PLL确定
PLL的带宽。带宽大约是开放的单位增益点
PLL环路响应。
相移实施
相移用于实现在的Cyclone III时钟延迟一个强大的解决方案
器件系列。相移与所述VCO的相位的组合来实现
输出和启动时间计数器。 VCO的相位输出和计数器的起始
时间是插入延迟的最准确的方法，因为它们是完全基于
上计数器设置，这是独立的过程，电压和温度的影响。
您可以相移Cyclone III器件系列的PLL输出时钟的
或者：
■
■
使用VCO相位抽头精细分辨率，或
使用计数器起始时间的粗分辨率
的Cyclone III器件手册
第1卷
2012年7月Altera公司
ALTERA [ ALTERA CORPORATION ]
