5–24
第5章：时钟网络和PLL的Cyclone III器件系列
级联PLL
显示相移插入使用，通过精细的分辨率为例
VCO相位抽头方法。的八个阶段从VCO示及标示
参考。在这个例子中，
CLK0
基于0
°
从VCO的相位和具有Ç
值的计数器置为1 。该
CLK1
信号由4级，2 VCO的时钟分割
高时间和两个VCO时钟的低电平时间。
CLK1
基于135°相位抽头
从VCO并且对计数器设定为一C值。该
CLK1
信号也
除以四。在这种情况下，这两个时钟是由3偏移
科幻NE
.
CLK2
基于
0°相位从VCO但具有
C
值的计数器设置为3 。这将创建一个
两个延迟
粗
（两个完整的VCO周期） 。
图5-18 。延迟插入使用VCO相位输出与计数器延迟时间
1/8 t
VCO
0
45
90
135
180
225
270
315
t
VCO
CLK0
t
d0-1
CLK1
t
d0-2
CLK2
您可以使用粗，细相移来实现的时钟延迟
的Cyclone III器件系列。
Cyclone III器件系列支持VCO相位抽头的动态相移
只。相移可以被配置为任意次数。每相移取
约一
SCANCLK
循环，让您快速实现大的相移。
级联PLL
两个药片是通过时钟网络相互级联。如果您的设计
级联的PLL时，源（上游） PLL必须有一个低带宽设置，而
目的地（下游） PLL必须有一个高带宽设置。
的Cyclone III器件手册
第1卷
2012年7月Altera公司
ALTERA [ ALTERA CORPORATION ]
