欢迎访问ic37.com |
会员登录 免费注册
发布采购

EP1S20F672C7N 参数 Datasheet PDF下载

EP1S20F672C7N图片预览
型号: EP1S20F672C7N
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 2132 CLBs, 18460-Cell, CMOS, PBGA672, 35 X 35 MM, 1.27 MM PITCH, LEAD FREE, BGA-672]
分类和应用:
文件页数/大小: 292 页 / 1528 K
品牌: ALTERA [ ALTERA CORPORATION ]
 浏览型号EP1S20F672C7N的Datasheet PDF文件第265页浏览型号EP1S20F672C7N的Datasheet PDF文件第266页浏览型号EP1S20F672C7N的Datasheet PDF文件第267页浏览型号EP1S20F672C7N的Datasheet PDF文件第268页浏览型号EP1S20F672C7N的Datasheet PDF文件第270页浏览型号EP1S20F672C7N的Datasheet PDF文件第271页浏览型号EP1S20F672C7N的Datasheet PDF文件第272页浏览型号EP1S20F672C7N的Datasheet PDF文件第273页  
Table 4–125. High-Speed I/O Specifications for Flip-Chip Packages (Part 2 of 4) Notes (1), (2)  
-5 Speed Grade  
Min Typ Max  
-6 Speed Grade  
Min Typ Max  
-7 Speed Grade  
Min Typ Max  
-8 Speed Grade  
Min Typ Max  
Symbol  
Conditions  
Unit  
MHz  
MHz  
MHz  
MHz  
MHz  
fHSCLK (Clock  
frequency)  
(PCML)  
W = 4 to 30  
(Serdes used)  
10  
100  
200  
200  
250  
400  
10  
100  
200  
200  
250  
400  
10  
77.75  
10  
77.75  
W = 2 (Serdes  
bypass)  
50  
50  
50  
150  
50  
150  
f
W
HSCLK = fHSDR /  
W = 2 (Serdes  
used)  
150  
100  
300  
150  
100  
300  
150  
100  
300  
155.5  
200  
150  
100  
300  
155.5  
200  
W = 1 (Serdes  
bypass)  
W = 1 (Serdes  
used)  
311  
311  
f
HSDR Device  
J = 10  
J = 8  
J = 7  
J = 4  
J = 2  
J = 1  
All  
300  
300  
300  
300  
100  
100  
400  
400  
400  
400  
400  
250  
200  
300  
300  
300  
300  
100  
100  
400  
400  
400  
400  
400  
250  
200  
300  
300  
300  
300  
100  
100  
311  
311  
311  
311  
300  
200  
300  
300  
300  
300  
300  
100  
100  
311  
311  
311  
311  
300  
200  
300  
Mbps  
Mbps  
Mbps  
Mbps  
Mbps  
Mbps  
ps  
operation  
(PCML)  
TCCS  
 复制成功!