欢迎访问ic37.com |
会员登录 免费注册
发布采购

EP1C20F400C7ES 参数 Datasheet PDF下载

EP1C20F400C7ES图片预览
型号: EP1C20F400C7ES
PDF下载: 下载PDF文件 查看货源
内容描述: 气旋FPGA系列数据手册 [Cyclone FPGA Family Data Sheet]
分类和应用: 现场可编程门阵列可编程逻辑时钟
文件页数/大小: 104 页 / 1353 K
品牌: ALTERA [ ALTERA CORPORATION ]
 浏览型号EP1C20F400C7ES的Datasheet PDF文件第28页浏览型号EP1C20F400C7ES的Datasheet PDF文件第29页浏览型号EP1C20F400C7ES的Datasheet PDF文件第30页浏览型号EP1C20F400C7ES的Datasheet PDF文件第31页浏览型号EP1C20F400C7ES的Datasheet PDF文件第33页浏览型号EP1C20F400C7ES的Datasheet PDF文件第34页浏览型号EP1C20F400C7ES的Datasheet PDF文件第35页浏览型号EP1C20F400C7ES的Datasheet PDF文件第36页  
Cyclone Device Handbook, Volume 1  
Figure 2–18. Input/Output Clock Mode in True Dual-Port Mode  
Note (1), (2)  
6 LAB Row Clocks  
6
6
Memory Block  
256 × 16 (2)  
512 × 8  
A
B
dataA[ ]  
dataB[ ]  
Data In  
Q
Q
Q
D
D
Q
Q
Q
Data In  
ENA  
ENA  
1,024 × 4  
2,048 × 2  
4,096 × 1  
byteenaA[ ]  
byteenaB[ ]  
Byte Enable A  
D
D
Byte Enable B  
ENA  
ENA  
addressA[ ]  
addressB[ ]  
Address A  
Address B  
D
D
ENA  
ENA  
wrenA  
wrenB  
Write/Read  
Enable  
Write/Read  
Enable  
Write  
Pulse  
Generator  
Write  
Pulse  
Generator  
Q
D
D
Q
clkenA  
clockA  
ENA  
ENA  
Data Out  
Data Out  
clkenB  
clockB  
D
Q
Q
D
ENA  
ENA  
qA[ ] qB[ ]  
Notes to Figure 2–18:  
(1) All registers shown have asynchronous clear ports.  
(2) Violating the setup or hold time on the address registers could corrupt the memory contents. This applies to both  
read and write operations.  
2–26  
Preliminary  
Altera Corporation  
January 2007  
 复制成功!