R
Platform Flash在系统可编程配置PROM
T
CKMIN
TCK
T
MSS
T
MSH
TMS
T
DIS
T
DIH
TDI
T
DOV
TDO
DS026_04_020300
图4：
测试访问端口时序
TAP AC参数
显示时序参数中显示的波形TAP
表10：
测试访问端口时序参数
符号
T
CKMIN
T
MSS
T
MSH
T
DIS
T
DIH
T
DOV
描述
TCK最小时钟周期时， V
CCJ
= 2.5V或3.3V
TMS建立时间当V
CCJ
= 2.5V或3.3V
TMS的保持时间当V
CCJ
= 2.5V或3.3V
TDI建立时间时， V
CCJ
= 2.5V或3.3V
TDI保持时间当V
CCJ
= 2.5V或3.3V
TDO有效的延迟时， V
CCJ
= 2.5V或3.3V
民
100
10
25
10
25
–
最大
–
–
–
–
–
30
单位
ns
ns
ns
ns
ns
ns
附加功能对于XCFxxP
内部振荡器
在8/16/32兆位XCFxxP平台的Flash PROM中包括
一个可选的内部振荡器，可用来驱动
CLKOUT和数据引脚上的FPGA配置界面。
内部振荡器可以在编程时启用
该PROM和振荡器可以被设置为默认
频率或以较低的频率（ "XCFxxP
在编程过程中的CLKOUT信号有效，并且是
主动当CE为低和OE / RESET为高。在CE
边缘过渡上涨，如果OE / RESET高， PROM
终端计数还没有达到，那么CLKOUT
对于前一个额外的八分时钟周期仍然有效
被禁用。在OE / RESET下降沿，
CLKOUT被立即禁用。禁用时，
CLKOUT引脚被置于高阻抗状态，并应
被拉到高外部提供一个已知的状态。
当级联平台的Flash PROM的与CLKOUT
使能时，在完成后它的数据传送中，第一PROM
禁止CLKOUT和驱动CEO引脚使下一个
PROM PROM中链。接下来的PROM将开始
驱动CLKOUT信号，一旦PROM已启用，
数据可用于传输。
在高速并行配置不
压缩时， FPGA驱动的BUSY信号
配置界面。当BUSY为高电平时，
PROM的内部地址计数器停止计数递增，而
当前的数据值被保持在所述数据输出。而
BUSY为高电平时， PROM将继续推动CLKOUT
信号给FPGA ，时钟FPGA的配置逻辑。
CLKOUT
在8/16/32兆位XCFxxP平台的Flash PROM中包括
可编程选项以启用CLKOUT信号
这允许将PROM提供源同步
时钟对准到配置界面上的数据。该
CLKOUT信号从两个时钟源之一：所述
CLK引脚输入或内部振荡器。输入时钟源
在PROM编程序列中被选中。
输出数据是可用的CLKOUT的上升沿。
DS123 （ V2.9 ） 2006年5月9日
8
XILINX [ XILINX, INC ]
