欢迎访问ic37.com |
会员登录 免费注册
发布采购

XCV200E-6FGG456I 参数 Datasheet PDF下载

XCV200E-6FGG456I图片预览
型号: XCV200E-6FGG456I
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 1176 CLBs, 63504 Gates, 357MHz, 5292-Cell, CMOS, PBGA456, FBGA-456]
分类和应用: 时钟可编程逻辑
文件页数/大小: 99 页 / 927 K
品牌: XILINX [ XILINX, INC ]
 浏览型号XCV200E-6FGG456I的Datasheet PDF文件第69页浏览型号XCV200E-6FGG456I的Datasheet PDF文件第70页浏览型号XCV200E-6FGG456I的Datasheet PDF文件第71页浏览型号XCV200E-6FGG456I的Datasheet PDF文件第72页浏览型号XCV200E-6FGG456I的Datasheet PDF文件第74页浏览型号XCV200E-6FGG456I的Datasheet PDF文件第75页浏览型号XCV200E-6FGG456I的Datasheet PDF文件第76页浏览型号XCV200E-6FGG456I的Datasheet PDF文件第77页  
R
Spartan-II FPGA Family: Pinout Tables  
XC2S15 Device Pinouts (Continued)  
XC2S15 Device Pinouts (Continued)  
XC2S15 Pad Name  
XC2S15 Pad Name  
Function Bank VQ100 TQ144 CS144  
I/O, VREF  
Bndry  
Scan  
Bndry  
Scan  
Function  
GND  
Bank VQ100 TQ144 CS144  
-
-
P61  
P60  
P59  
P58  
P57  
P56  
P55  
P54  
P53  
P53  
P52  
P51  
P50  
P49  
P48  
P47  
P46  
P45  
P44  
P43  
P41  
P40  
P39  
P38  
J12  
J13  
-
1
1
1
1
-
P86  
-
P21  
P20  
P19  
P18  
P17  
P16  
P16  
P15  
P14  
P13  
P12  
P11  
P10  
P9  
B8  
A8  
B7  
A7  
C7  
D7  
D7  
A6  
B6  
C6  
D6  
A5  
B5  
C5  
D5  
A4  
B4  
C4  
A3  
B3  
C3  
A2  
B2  
24  
27  
30  
36  
-
I/O (D5)  
I/O  
3
3
3
3
3
-
P57  
P58  
P59  
P60  
-
245  
248  
251  
254  
257  
-
I/O  
H10  
H11  
H12  
H13  
G12  
G13  
G11  
G11  
G10  
F13  
F12  
F11  
F10  
E13  
E12  
E11  
E10  
D13  
D11  
C13  
C12  
C11  
I/O  
P87  
P88  
P89  
P90  
P90  
P91  
P92  
-
I/O, VREF  
I/O (D4)  
I/O  
I, GCK2  
GND  
VCCO  
VCCO  
I, GCK3  
VCCINT  
I/O  
1
0
0
-
-
VCCINT  
I/O, TRDY(1)  
VCCO  
P61  
P62  
P63  
P63  
P64  
P65  
-
-
3
3
2
-
260  
-
37  
-
VCCO  
-
0
0
0
0
-
44  
47  
50  
53  
-
GND  
-
I/O, VREF  
I/O  
P93  
-
I/O, IRDY(1)  
2
2
2
2
2
2
-
263  
266  
269  
272  
275  
278  
-
I/O  
I/O  
-
I/O (D3)  
I/O, VREF  
I/O  
P66  
P67  
P68  
P69  
-
VCCINT  
GND  
I/O  
P94  
-
-
P8  
-
0
0
0
0
0
-
P95  
P96  
P97  
-
P7  
56  
59  
62  
65  
68  
-
I/O (D2)  
GND  
I/O  
P6  
I/O, VREF  
I/O  
P5  
I/O (D1)  
I/O  
2
2
2
2
2
2
P70  
P71  
P72  
-
281  
284  
287  
290  
293  
296  
P4  
I/O  
P98  
P99  
P100  
P100  
P3  
I/O, VREF  
I/O  
TCK  
P2  
VCCO  
0
7
P1  
-
I/O (DIN, D0)  
P73  
P74  
VCCO  
P144  
-
04/18/01  
I/O (DOUT,  
BUSY)  
Notes:  
1. IRDY and TRDY can only be accessed when using Xilinx  
PCI cores.  
2. See "VCCO Banks" for details on VCCO banking.  
CCLK  
VCCO  
VCCO  
TDO  
2
2
1
2
-
P75  
P76  
P76  
P77  
P78  
P79  
P80  
P81  
-
P37  
P36  
P35  
P34  
P33  
P32  
P31  
P30  
P29  
P28  
P27  
P26  
P25  
P24  
P23  
P22  
B13  
B12  
A13  
A12  
B11  
A11  
D10  
C10  
B10  
A10  
D9  
299  
-
-
-
Additional XC2S15 Package Pins  
GND  
TDI  
-
VQ100  
-
-
Not Connected Pins  
I/O (CS)  
I/O (WRITE)  
I/O  
1
1
1
1
1
1
-
0
P28  
P29  
-
-
-
-
11/02/00  
3
TQ144  
6
Not Connected Pins  
I/O, VREF  
I/O  
P82  
P83  
P84  
-
9
P42  
P116  
P64  
P138  
P78  
-
P101  
-
P104  
-
P105  
-
12  
15  
-
11/02/00  
I/O  
C9  
GND  
VCCINT  
I/O  
B9  
CS144  
Not Connected Pins  
-
P85  
-
A9  
-
D3  
M10  
D12  
N3  
J4  
-
K13  
-
M3  
-
M4  
-
1
1
D8  
18  
21  
I/O  
-
C8  
11/02/00  
DS001-4 (v2.8) June 13, 2008  
Product Specification  
www.xilinx.com  
Module 4 of 4  
73  
 复制成功!