R
Pinout Descriptions
Table 17: PQ208 Package Pinout
Table 17: PQ208 Package Pinout
XC3S250E
XC3S500E
XC3S250E
XC3S500E
Pin Name
PQ208
Pin
PQ208
Pin
Bank
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
2
2
2
2
2
2
2
Pin Name
IO_L09N_1/A5/RHCLK5
IO_L09P_1/A6/RHCLK4
IO_L10N_1/A3/RHCLK7
IO_L10P_1/A4/RHCLK6
IO_L11N_1/A1
IO_L11P_1/A2
IO_L12N_1/A0
IO_L12P_1
Type
Bank
2
Type
I/O
P133 RHCLK/DUAL
P132 RHCLK/DUAL
P135 RHCLK/DUAL
P134 RHCLK/DUAL
IO_L04N_2
P63
P62
P65
P64
P69
P68
P75
P74
P78
P77
P83
P82
P87
P86
P90
P89
P94
P93
P97
P96
P100
P99
P103
P102
P54
P91
P101
P58
P57
P72
P71
P81
P80
2
IO_L04P_2
I/O
2
IO_L05N_2
I/O
2
IO_L05P_2
I/O
P138
P137
P140
P139
P145
P144
P147
P146
P151
P150
P153
P152
P110
P118
P124
P130
P142
P148
P154
P136
P114
P125
P143
P76
DUAL
DUAL
DUAL
I/O
2
IO_L06N_2
I/O
2
IO_L06P_2
I/O
2
IO_L08N_2/D6/GCLK13
IO_L08P_2/D7/GCLK12
IO_L09N_2/D3/GCLK15
IO_L09P_2/D4/GCLK14
IO_L11N_2/D1/GCLK3
IO_L11P_2/D2/GCLK2
IO_L12N_2/DIN/D0
IO_L12P_2/M0
IO_L13N_2
DUAL/GCLK
DUAL/GCLK
DUAL/GCLK
DUAL/GCLK
DUAL/GCLK
DUAL/GCLK
DUAL
2
IO_L13N_1
I/O
2
IO_L13P_1
I/O
2
IO_L14N_1
I/O
2
IO_L14P_1
I/O
2
IO_L15N_1/LDC0
IO_L15P_1/HDC
IO_L16N_1/LDC2
IO_L16P_1/LDC1
IP
DUAL
DUAL
DUAL
DUAL
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
VREF
VCCO
VCCO
VCCO
DUAL
DUAL
VREF
DUAL
DUAL
DUAL
DUAL
2
2
DUAL
2
I/O
2
IO_L13P_2
I/O
2
IO_L14N_2/A22
IO_L14P_2/A23
IO_L15N_2/A20
IO_L15P_2/A21
IO_L16N_2/VS1/A18
IO_L16P_2/VS2/A19
IO_L17N_2/CCLK
IO_L17P_2/VS0/A17
IP
DUAL
IP
2
DUAL
IP
2
DUAL
IP
2
DUAL
IP
2
DUAL
IP
2
DUAL
IP
2
DUAL
IP/VREF_1
2
DUAL
VCCO_1
2
INPUT
INPUT
INPUT
INPUT
INPUT
VREF
VCCO_1
2
IP
VCCO_1
2
IP
IO/D5
2
IP_L02N_2
IO/M1
P84
2
IP_L02P_2
IO/VREF_2
P98
2
IP_L07N_2/VREF_2
IP_L07P_2
IO_L01N_2/INIT_B
IO_L01P_2/CSO_B
IO_L03N_2/MOSI/CSI_B
IO_L03P_2/DOUT/BUSY
P56
2
INPUT
DUAL/GCLK
DUAL/GCLK
P55
2
IP_L10N_2/M2/GCLK1
P61
2
IP_L10P_2/RDWR_B/
GCLK0
P60
2
VCCO_2
P59
VCCO
22
www.xilinx.com
DS312-4 (v1.1) March 21, 2005
Advance Product Specification
XILINX [ XILINX, INC ]
