TMS320F28027, TMS320F28027-Q1, TMS320F28027F, TMS320F28027F-Q1, TMS320F28026
TMS320F28026-Q1, TMS320F28026F, TMS320F28026F-Q1, TMS320F28023
TMS320F28023-Q1, TMS320F28022, TMS320F28021, TMS320F28020, TMS320F280200
ZHCSA13P –NOVEMBER 2008 –REVISED FEBRUARY 2021
www.ti.com.cn
8.12 电源时序
复位后无需电源时序来确保器件处于正常状态或者防止上电/下电期间的 I/O 上的毛刺脉冲（GPIO19、GPIO34–
38 上没有无毛刺脉冲 I/O）。在器件上电之前，不应将 VDDIO 之上大于二极管压降 (0.7V) 的电压应用于任何数字
引脚（对于模拟引脚，此值是高于 VDDA 0.7V 的电压值）。应用于未加电器件的引脚上的电压会以一种无意的方
式偏置内部p-n 接头并产生无法预料的结果。
VDDIO, VDDA
(3.3 V)
VDD (1.8 V)
INTOSC1
tINTOSCST
X1/X2
tOSCST
(B)
(A)
XCLKOUT
User-code dependent
t
w(RSL1)
XRS(D)
Address/data valid, internal boot-ROM code execution phase
Address/Data/
Control
(Internal)
User-code execution phase
User-code dependent
t
d(EX)
(C)
h(boot-mode)
t
Boot-Mode
Pins
GPIO pins as input
Peripheral/GPIO function
Boot-ROM execution starts
(E)
Based on boot code
GPIO pins as input (state depends on internal PU/PD)
I/O Pins
User-code dependent
A. 上电时，SYSCLKOUT 为OSCCLK/4。由于XCLK 寄存器内的XCLKOUTDIV 位出现复位状态0，SYSCLKOUT 在出现在XCLKOUT
上之前会进一步除以4。这个状态期间，XCLKOUT=OSCCLK/16。
B. 引导ROM 将DIVSEL 位配置为/1 运行。在这个状态期间，XCLKOUT=OSCCLK/4。XCLKOUT 只有通过用户代码明确配置，才会显示
在引脚上。
C. 复位后，引导ROM 代码采样引导模式引脚。基于引导模式引脚的状态，引导代码向目的内存或者引导代码函数下达分支指令。如果引导
ROM 代码在加电条件后（在调试器环境中）执行代码，引导代码执行时间由当前的SYSCLKOUT 的速度而定。SYSCLKOUT 将基于用
户环境并可在PLL 启用或者不启用时使用。
D. 由于片上加电复位(POR) 电路，使用XRS 引脚是可选的。
E. 当BOR 被驱动为高电平，内部上拉/下拉将起作用。
图8-5. 加电复位
Copyright © 2022 Texas Instruments Incorporated
26
Submit Document Feedback
Product Folder Links: TMS320F28027 TMS320F28027-Q1 TMS320F28027F TMS320F28027F-Q1
TMS320F28026 TMS320F28026-Q1 TMS320F28026F TMS320F28026F-Q1 TMS320F28023 TMS320F28023-
Q1 TMS320F28022 TMS320F28021 TMS320F28020 TMS320F280200
TI [ TEXAS INSTRUMENTS ]
