TMS320F28027, TMS320F28027-Q1, TMS320F28027F, TMS320F28027F-Q1, TMS320F28026
TMS320F28026-Q1, TMS320F28026F, TMS320F28026F-Q1, TMS320F28023
TMS320F28023-Q1, TMS320F28022, TMS320F28021, TMS320F28020, TMS320F280200
ZHCSA13P –NOVEMBER 2008 –REVISED FEBRUARY 2021
www.ti.com.cn
8.10 参数信息
8.10.1 时序参数符号
所用的时序参数符号是按照 JEDEC 标准 100 创建的。为了缩短符号，有些引脚名称和其他相关术语已如下缩
写：
小写下标及其
意义：
字母和符号及其
意义：
a
c
d
f
H
L
访问时间
高
周期时间（周期）
延迟时间
低
V
X
Z
有效
下降时间
未知、改变或者不关心级别
高阻抗
h
r
保持时间
上升时间
su
t
建立时间
转换时间
v
w
有效时间
脉冲持续时间（宽度）
8.10.2 定时参数的通用注释
所有 28x 器件的输出信号（包括 XCLKOUT）取自一个内部时钟，这样，对于一个指定半周期的所有输出转换在
一个互相之间相对最小转换率时发生。
这个显示在下面时序图中的信号组合也许不一定代表真实的周期。对于真实周期范例，请参见本文档的合适周期
说明部分。
8.11 测试负载电路
此测试负载电路用于测量本文档中提供的所有开关特性。
Tester Pin Electronics
Data Sheet Timing Reference Point
W
3.5 nH
Output
Under
Test
42
Transmission Line
(A)
Z0 = 50 W
Device Pin(B)
4.0 pF
1.85 pF
A. 此数据表中的输入要求是在器件引脚上以小于每纳秒4 伏(4V/ns) 的输入转换率测试得出的。
B. 此数据表提供器件引脚上的时序。在分析输出时序时，必须考虑测试仪引脚电子元件及其传输线路影响。可使用具有2ns 或更长延迟时
间的传输线路实现所需的传输线路效果。传输线路只用作负载。无需从数据表时序中增加或者减去传输线路延迟（2ns 或者更长）。
图8-4. 3.3V 测试负载电路
Copyright © 2022 Texas Instruments Incorporated
Submit Document Feedback
25
Product Folder Links: TMS320F28027 TMS320F28027-Q1 TMS320F28027F TMS320F28027F-Q1
TMS320F28026 TMS320F28026-Q1 TMS320F28026F TMS320F28026F-Q1 TMS320F28023 TMS320F28023-
Q1 TMS320F28022 TMS320F28021 TMS320F28020 TMS320F280200
TI [ TEXAS INSTRUMENTS ]
