A D V A N C E I N F O R M A T I O N
スタンバイモード
システムがデバイスに対してリードもライトも行なっていない場合，デバイスをスタンバ
イモードに設定します。このモードでは，消費電流を著しく低減でき，OE# 入力にかかわ
らず，各出力は高インピーダンス状態に保持されます。
CE# およびRESET# の両端子をV ±0.3 V にすると，デバイスはCMOS スタンバイ
CC
モードになります（この場合，V よりも，電圧範囲が厳しく制限されます）。CE# およ
IH
びRESET# 端子がV ±0.3 V の範囲内に入っていなくても，V にセットすれば，デ
CC
IH
バイスはスタンバイモードになりますが，スタンバイ電流値は高くなります。デバイスが
いずれかのスタンバイモードにあるとき，リードアクセス時間は標準のアクセスタイム
（t ）となり，この時間が経過した後にデータをリードできるようになります。
CE
イレーズまたはプログラミング時にデバイスを選択解除しても，その動作が完了するまで
デバイスはアクティブ電流を消費します。
スタンバイ電流仕様をDC 特性の表のI
に示します。
CC3
オートマチックスリープモード
オートマチックスリープモードは，フラッシュデバイスの消費エネルギーを最小限に抑え
るモードです。t +30 ns にわたってアドレスが変わらないと，デバイスは自動的にこ
ACC
のモードになります。オートマチックスリープモードは，CE#，WE#，およびOE# 制御
信号とは関係がありません。アドレスが変わると，標準のアドレスアクセスタイミングに
より，新しいデータが出力されます。スリープモード時でも，出力データはラッチされま
すのでシステムはいつでもアクセスできます。オートマチックスリープモード電流仕様を
DC 特性の表のI
に示します。
CC5
RESET#：ハードウェアリセット端子
RESET# 端子は，デバイスをハードウェア的にリセットしてデータアレイをリードできる
状態にします。RESET# 端子をt 時間以上，Low にすると，デバイスは直ちに実行中の
RP
動作をすべて終了し，出力端子をすべてトライステートにし，RESET# パルス時間内の
リード / ライトコマンドをすべて無視します。また，デバイスは内部のステートマシンを
リセットして，データアレイをリードできるようにします。データの完全性を確保するに
は，デバイスがコマンドシーケンスを受けられるようになったとき，中断された動作を再
実行することが必要です。
消費電流は，RESET# パルス時間の間，低減されます。RESET# がV ±0.3 V に保持
SS
されると，本デバイスはCMOS スタンバイ電流（I
）を消費します。RESET# がV に
IL
CC4
保持されていても，V ±0.3 V の範囲内にないと，スタンバイ電流は大きくなります。
SS
RESET# 端子は，システム側のリセット回路と接続してもかまいません。このようにする
と，システムリセットを実行するとフラッシュメモリもリセットされますので，フラッシュ
メモリの起動ファームウェアをホストシステムに読込ませることができます。
プログラムまたはイレーズ動作中にRESET# がアサートされると，RY / BY# 端子は，内
部リセット動作が完了するまで「0」（Busy）に保持されます。つまり，t
（自動アル
READY
ゴリズム実行中）時間が必要です。したがって，RY / BY# をモニタする事により，リセッ
ト動作が完了したかを調べることができます。プログラムまたはイレーズ動作が実行され
ていない（RY / BY# 端子が「1」）ときに，RESET# がアサートされると，リセット動作
は t
（自動アルゴリズム未実行中）時間内に完了します。RESET# 端子が V に復
IH
READY
帰して，t 後にデータをリードできるようになります。
RH
RESET# パラメータについては「AC 特性」の表を，タイミング図については図 14 を参
照してください。
16
S29JL032H
S29JL032HA11 2005 年3 月9 日
SPANSION [ SPANSION ]
