欢迎访问ic37.com |
会员登录 免费注册
发布采购

HD6417709SF133B 参数 Datasheet PDF下载

HD6417709SF133B图片预览
型号: HD6417709SF133B
PDF下载: 下载PDF文件 查看货源
内容描述: 瑞萨32位RISC单片机超级RISC引擎族/ SH7700系列 [Renesas 32-Bit RISC Microcomputer Super RISC engine Family/SH7700 Series]
分类和应用: 微控制器和处理器外围集成电路时钟
文件页数/大小: 807 页 / 4409 K
品牌: RENESAS [ RENESAS TECHNOLOGY CORP ]
 浏览型号HD6417709SF133B的Datasheet PDF文件第244页浏览型号HD6417709SF133B的Datasheet PDF文件第245页浏览型号HD6417709SF133B的Datasheet PDF文件第246页浏览型号HD6417709SF133B的Datasheet PDF文件第247页浏览型号HD6417709SF133B的Datasheet PDF文件第249页浏览型号HD6417709SF133B的Datasheet PDF文件第250页浏览型号HD6417709SF133B的Datasheet PDF文件第251页浏览型号HD6417709SF133B的Datasheet PDF文件第252页  
9.2  
Overview of CPG  
9.2.1  
CPG Block Diagram  
A block diagram of the on-chip clock pulse generator is shown in figure 9.1.  
Clock pulse generator  
Divider 1  
CAP1  
× 1  
Internal  
clock (Iφ)  
Cycle = Icyc  
PLL circuit 1  
(× 1, 2, 3, 4,  
6)  
× 1/2  
× 1/3  
× 1/4  
× 1/6  
CKIO  
Cycle = Bcyc  
CAP2  
XTAL  
Divider 2  
× 1  
× 1/2  
× 1/3  
× 1/4  
× 1/6  
Crystal  
oscillator  
Peripheral  
clock (Pφ)  
Cycle = Pcyc  
PLL circuit 2  
(× 1, 4)  
EXTAL  
CPG control unit  
Clock frequency  
control circuit  
Standby control  
circuit  
Standby  
control  
MD2  
MD1  
MD0  
FRQCR  
STBCR  
Bus interface  
Internal bus  
Legend  
FRQCR: Frequency control register STBCR: Standby control register  
Figure 9.1 Block Diagram of Clock Pulse Generator  
Rev. 5.00, 09/03, page 204 of 760  
 复制成功!