欢迎访问ic37.com |
会员登录 免费注册
发布采购

DM2M32SJ7-15I 参数 Datasheet PDF下载

DM2M32SJ7-15I图片预览
型号: DM2M32SJ7-15I
PDF下载: 下载PDF文件 查看货源
内容描述: [Cache DRAM Module, 2MX32, 35ns, MOS, SIMM-72]
分类和应用: 动态存储器内存集成电路
文件页数/大小: 20 页 / 198 K
品牌: RAMTRON [ RAMTRON INTERNATIONAL CORPORATION ]
 浏览型号DM2M32SJ7-15I的Datasheet PDF文件第11页浏览型号DM2M32SJ7-15I的Datasheet PDF文件第12页浏览型号DM2M32SJ7-15I的Datasheet PDF文件第13页浏览型号DM2M32SJ7-15I的Datasheet PDF文件第14页浏览型号DM2M32SJ7-15I的Datasheet PDF文件第16页浏览型号DM2M32SJ7-15I的Datasheet PDF文件第17页浏览型号DM2M32SJ7-15I的Datasheet PDF文件第18页浏览型号DM2M32SJ7-15I的Datasheet PDF文件第19页  
Burst Write (Hit or Miss) Followed By /RE Inactive Cache Reads  
tRE  
/RE  
0,2,3  
tMSU  
tRP  
tMH  
tCHR  
/F  
tMSU  
tMH  
W/R  
tASR  
tASC  
tCAH  
tRAH  
Column 1  
tRSW  
A
A
A
0-8  
0-8  
0-8  
A
Row  
Column 2  
tACH  
Column n  
tCAH  
tCAE  
0-10  
tACH  
A
0-10  
tASC  
tCAH  
tRSH  
tCRP  
tCWL  
tCWL  
tCAE  
tCAE  
/CAL  
tCH  
tCHW  
0-3,P  
tWCH  
tWP  
tPC  
tCLV  
tRRH  
tWCH  
tWP  
tWRP  
/WE  
tWI  
tWRR  
tWHR  
tWC  
tDS  
tRWL  
tDS  
tDH  
tDH  
tAC  
DQ  
Open  
Data 1  
Data 2  
Cache (Column n)  
0-35  
tRQX1  
tGQX  
/G  
tGQV  
tSSR  
/S  
0,1  
Dont Care or Indeterminate  
NOTES: 1. Parity bits DQ  
must have mask provided at falling edge of /RE.  
8,17,26,35  
2. /G becomes a don’t care after t during a write miss.  
RGX  
2-109  
 复制成功!