HYS[64/72]D[16/32/64][300/301/320][G/H]U–[5/6]–C
Unbuffered DDR SDRAM Modules
Electrical Characteristics
3.3
AC Characteristic
Table 13
AC Timing - Absolute Specifications for PC3200 and PC2700
Parameter
Symbol –5
DDR400B
–6
Unit Note/ Test
Condition 1)
DDR333
Min.
Min.
Max.
Max.
2)3)4)5)
DQ output access time from
CK/CK
tAC
–0.5
+0.5
–0.7
+0.7
ns
2)3)4)5)
CK high-level width
Clock cycle time
tCH
tCK
0.45
5
0.55
8
0.45
6
0.55
12
tCK
ns
ns
ns
CL = 3.0
2)3)4)5)
6
12
6
12
CL = 2.5
2)3)4)5)
7.5
12
7.5
0.45
12
CL = 2.0
2)3)4)5)
2)3)4)5)
CK low-level width
tCL
0.45
0.55
0.55
tCK
tCK
2)3)4)5)6)
Auto precharge write recovery + tDAL
(tWR/tCK)+(tRP/tCK)
precharge time
2)3)4)5)
2)3)4)5)
DQ and DM input hold time
tDH
0.4
—
—
0.45
1.75
—
—
ns
ns
DQ and DM input pulse width
(each input)
tDIPW
1.75
2)3)4)5)
2)3)4)5)
DQS output access time from
CK/CK
tDQSCK
–0.6
+0.6
—
–0.6
0.35
—
+0.6
—
ns
tCK
ns
tCK
DQS input low (high) pulse width tDQSL,H 0.35
(write cycle)
DQS-DQ skew (DQS and
associated DQ signals)
Write command to 1st DQS
tDQSQ
tDQSS
tDS
—
+0.40
1.25
+0.45
1.25
TSOPII
2)3)4)5)
2)3)4)5)
0.72
0.75
latching transition
2)3)4)5)
2)3)4)5)
DQ and DM input setup time
0.4
0.2
—
—
0.45
0.2
—
—
ns
DQS falling edge hold time from tDSH
tCK
CK (write cycle)
2)3)4)5)
DQS falling edge to CK setup
time (write cycle)
tDSS
0.2
—
0.2
—
tCK
2)3)4)5)
Clock Half Period
tHP
tHZ
min. (tCL, tCH) —
min. (tCL, tCH) —
ns
ns
2)3)4)5)7)
Data-out high-impedance time
from CK/CK
—
+0.7
–0.7
0.75
0.8
+0.7
Address and control input hold
time
tIH
0.6
0.7
—
—
—
—
ns
ns
fast slew rate
3)4)5)6)8)
slow slew
rate
3)4)5)6)8)
2)3)4)5)9)
Control and Addr. input pulse
width (each input)
tIPW
2.2
—
2.2
—
ns
Internet Data Sheet
15
Rev. 1.11, 2007 - 01
09152006-1LHY-N6G4
QIMONDA [ QIMONDA AG ]
